NTREXGO - 디바이스마트, 엔티렉스 컨텐츠 통합 사이트 » OPAMP

[22호]아날로그필터와 OPAMP Op Amp. 사용설명서 PART 3

디바이스마트 매거진 — Thu, 02 Jan 2014 00:34:51 +0000

아날로그필터와 OPAMP

Op Amp. 사용설명서 PART 3

글 | (주)싱크웍스 백종철

본 글은 “아날로그필터와OPAMP, ㈜싱크웍스 출판사, 백종철” 책자에서 자칫 많은 개발자들이 그 중요성을 간과 하기 쉽지만 실전에서 꼭 필요한 OPAMP에 대한 내용을 디바이스마트 매거진 독자들을 위해 발췌하여 수록하였습니다.

1. Op Amp. 실제 부품의 이해와 핀 설명
2. Op Amp.의 전원 공급과 전류의 흐름
3. Rail to Rail Input Output(RRIO) 방식의 장점
4. CMRR과 PSRR
5. Loading Effect (부하의 영향)
6. Instrumentation Amplifier
(정밀 기기용, 계측용 증폭기)
7. Op Amp.의 Sense 핀과 Ref. 핀의 사용법
8. 단전원(Single Power Supply) 조건에서
Op Amp. 구동
9. Fully Differential Op Amp. (FDA)

지난 호의 PART 2에 이어서 능동 필터의 핵심 소자로 사용되는 Op Amp.에 대한 내용을 다룬다. 쓰다 보니 양이 너무 많아져서, 취사 선택을 해야만 했다. 첫번째 기준으로는 FilterPro 사용에 있어서 부족함이 없도록. 둘째는, 현장에서 흔히 놓치는 Op Amp.의 중요한 성질들을 확실히 다루자 라는 것이었다. 아울러 실제 부품을 사용했을 때 발생 가능한 현상들을 TINA를 통해서 확인하는 과정을 곳곳에 배치했기에, 현 업무에 직접적으로 도움이 될 것이다. 마지막으로는, 최근 들어 주목받고 있는 FDA(Fully Differential op Amp.)를 다뤄봤다. 막상 별다를 바가 없다는 것을 이해하실 수 있을 것이다.

8. 단전원(Single Power Supply) 조건에서 Op Amp. 구동

지금껏 살펴봐왔던 내용은 모두 양전원(Dual Power Supply)하에서 곧바로 적용 가능한 것들이었다. 대부분의 교과서급 책들에서도 양전원이 공급되고 있다고 가정한다. 전원 공급이나 동작점들을 파악해야 할 DC해석은 생략하는 경우가 대부분이다. 회로의 진국이라면서 AC 영역 해석만 깊이 다룬다. 하지만, 현실은 어떠한가? 양전원을 이용하는 경우보다 단전원을 이용하는 경우가 훨씬 많다. 왜냐면, 단전원 시스템의 원가 경쟁력이 막강하기 때문이다. 이러한 추세에 편승하여, 많은 반도체 회사들이 단전원 전용 Op Amp.를 출시하고 있다. 기본적으로는 양전원용 Op Amp.도 단전원 조건에서 사용 가능하다. 양전원용 Op Amp.의 경우, 제품 설명서에 단전원 조건에서 시험한 각종 성능 지표들이 대체로 없다. 반면에, 단전원용 Op Amp.의 동작 전압 범위는 양전원 Op Amp.에 비해 작은 편이다. 따라서, 양전원용으로 사용하기가 어려울 수도 있다. 사용 적절성 여부는 TINA와 같은 Spice 도구로 확인하면 좋겠다.

본 절에서는 지금 껏 다뤄왔던 회로를 단전원 조건에서 먼저 구동시켜보고 어떤 문제점이 발생하는지 관찰해 볼 것이다. 이어서, 단전원 조건에서도 정상 동작하도록 회로를 수정하는 원리와 방법을 설명하겠다. 이번에도 TLC2274 Op Amp.가 수고해줬다. 회로 해석에 앞서, TLC2274가 단전원 조건에서도 잘 동작할런지 점검해보자. 제품 설명서(Datasheet)를 꼼꼼히 살펴보아야 한다. 살펴보자. 제품 설명서 선두에 이런 말이 나와있다.

그림 8-1. TLC2274의 특징

그림 8-1에서 상자 쳐놓은 부분을 유심히 보자. 단전원이든, 양전원(Split-Supply)이든 모든 성능이 완전히 밝혀져 있다고 한다. 그러니, 안심하고 쓰자. 그렇다면, 다음의 회로가 단전원 조건에서도 잘 동작하도록 손 좀 써보자.

그림 8-2. 양전원에서 동작하는 능동 1차 저역 통과 필터

그림 8-2-1회로의 주파수 응답이 위에 놓여있다. 대역폭이 대략10KHz 정도로 측정된다. 이 응답을 구한 조건은 이상적인 Op Amp. 에 + 무한대 전압과 – 무한대 전압을 공급한다는 것인데 참 이상적이다. 이 회로를 TLC2274를 이용하여 실제로 꾸며 보자. 먼저 +/-5V 전원, 즉 양전원을 공급한 후 주파수 응답을 구해보자.

그림 8-3. 양전원하에서 TLC2274 로 구현한 1차 저역 통과 필터

그림 8-3은 TLC2274를 적용한 후 +/-5V 를 공급한 회로와 주파수 응답을 보여주고 있다. 통과 대역까지의 주파수 응답은 그림 8-2-2와 거의 동일하다. 차단 주파수 이후 영역을 보면, 위상 응답에서 차이를 보인다. 이상적인 Op Amp.는 90도에서 멈추는데 반해, TLC2274는 50도 밑으로 뚫고 갈 기세다. 증폭기를 실제로 설계하다보면 대역폭 확장을 위해 보상용 커패시터를 탑재하게 되는데 이것의 영향이다. 하지만 관심 영역에서는 이상적인 Op Amp.와 거의 동일한 응답을 보이기에 문제없는 설계와 구현이라고 할 수 있겠다. 일단, 관심대역에서는 위상 응답도 거의 동일하다. 즉, 양전원 조건에서 잘 동작한다. 다만, 출력이 포화되지 않도록 주의만 하면 된다. 명심해야 할 것이 Op Amp.의 출력 전압 진동 범위는 동작용 전원 전압보다 늘 작거나 같다.

그림 8-3회로를 다음과 같이 구동시켜보자. -5V 대신에 0V를 인가하고, 주파수 응답과 실제 출력 파형을 한번 찍어보자. 그림 8-3에서 V2를 0V로 바꾸고 실험한 결과다.

그림 8-4. 그림 8-3회로에서 V2를 0V로 바꾸고 얻은 주파수 응답

그림 8-4의 그래프 생김새를 얼핏 봐서는 음 저역통과필터가 맞군! 하고 넘어갈 수도 있다. 하지만, 원하는 규격이 맞는지 꼼꼼히 점검해야 한다. 먼저 통과대역의 이득은 얼마인가? 측정해보니 2.21dB에 불과하다. 원하는 바는 10배다. 즉 20dB에 훨씬 못 미친다. -3dB 주파수는 22.87KHz로 역시 요구하는 바가 아니다. 오실로스코프로도 입출력을 관찰해보자. 입력으로 0.1Vp, 1KHz 정현파를 사용했다. 출력으로는 1Vp, 1KHz 정현파가 나와야 한다.

그림 8-5. TLC2274에 단전원을 인가하고 오실로스코프로 관찰한 입출력

그림 8-5를 보면 단전원의 영향을 출력에서 고스란히 관측할 수 있다. 그림에서, 하반구가 잘려진 파형이 출력이다. 왜? Op Amp.의 V- 핀에 -5V가 아닌 0V가 공급되고 있기 때문이다. 그런데, 정확히 0V에서 잘린 것은 아니다. 0.2V 부근에서 잘린 이유는 앞서 RRIO 편에서 설명한 내용을 상기해주시기 바란다.

지금 우리는 그림 8-3 회로를 +5V 단전원 조건에서 제대로 동작시키려고 하고 있다. 출력 신호가 충분히 진동할려면, 출력 신호는 0-5V의 중앙인 2.5V를 기준으로 진동하는 것이 바람직하겠다. 즉, 양전원 시스템의 출력이, 단전원 시스템에서는 2.5V DC offset을 가져야 하는 것이다. 다시 말해, 단전원 시스템의 출력에 +2.5V DC가 더해져 있으면 된다는 것인데, 출력에다가 더할 수는 없는 노릇이다. 신호를 더할려면 연산 증폭기가 필요한데 지금 우리가 사용하는 것이 연산 증폭기 아닌가? 따라서, 신호원이 없는 상태에서 입력에 적절한 DC 전압을 가해서 출력이 2.5V가 되도록 해야 한다. 물론, 이득도 조정해야 한다. 왜냐면, +/-5V가 공급되는 경우와, +5V/0V가 공급되는 경우를 비교해보라. 출력신호폭이 반으로 줄어들지 않는가. 하지만, 지금 실험에서는 입력의 진폭이 100mVp이니 10배 증폭해도 1Vp에 불과하여 이득을 조정할 필요는 없겠다.

자, 신호원을 없앤 후(Short 시킨 후), 적절한 DC 전압을 적절한 Op Amp. 입력단에 가하여 출력 전압을 +2.5V로 만들어 보자. 연산 증폭기이다보니, 중첩의 원리를 이용하면 되겠군! 하는 생각을 떠올려야 한다. 그림 8-3 회로를 DC에서 동작시켜보자. DC에서 커패시터의 임피던스는 무한대이다. 그렇다면, 그림 8-3회로는 다음과 같이 바뀐다.

그림 8-6. 그림 4-8-3회로의 DC 등가회로

그림 8-6 회로를 가만히 보니, Op Amp.의 + 입력단이 비워져 있다. 옳지! 여기다 DC 전압을 가해서 출력 전압이 2.5V가 되도록 만들어 보자. 얼마를 가해야 할까? 이 전압을 Vx라 하고, 입출력 관계를 구해보자. 흔히 보는 비반전 증폭기이기에 Vout은 다음과 같다.

가 된다. 이 정도 관계식은 바로 구할 수 있어야 된다. 잘 안되시는 독자 분들은 낙담하지 마시라. 실망감이 들려고 할 때마다 연습을 거듭하시면 금새 해결될 것이다. Vout이 2.5V가 되기 위해서는 Vx 는 0.2273(=2.5/11)V로 설정하면 된다. 이 전압은 어떻게 만드는가? 5V를 저항으로 분압하여 해당 전압을 만들면 된다. 그림 8-7을 보자.

그림 8-7. DC offset을 인가한 회로

그림 8-7회로에서 R3와 R4를 쉽게 정하는 방법은 다들 잘 하시겠지만, 간혹 어렵게 푸는 분들이 계셔서 간단한 방법을 소개하고 넘어 가겠다. 분수를 그대로 이용하는 방법이다. 다음 수식을 보자.

R4를 1K옴으로 정하면, R3는 21K 옴이 된다. C1 (150pF)을 연결한 후, 주파수 응답과 출력 신호를 관찰해보자.

그림 8-8. 단전원에서 동작중인 필터의 응답

그림 8-8 상단 그래프는 주파수 응답으로 그림 8-4와 거의 동일하게 보인다. 혹시나 싶어, 주요 지표를 점검해보니, 통과 대역 이득은 20dB이고, -3dB 주파수는 10.13KHz로 원하는 바와 일치한다. 하단 그래프는 오실로스코프 화면으로 아래쪽 그래프, 즉, 0V 기준으로 진동하는 신호가 입력이다. 스케일은 100mv/div, 200usec/div 이다. 이것 위에서 진동하는 신호는 출력으로 시간축 스케일은 동일하고, Y축 스케일은 1V/div이다. 오실로스코프로는 정확한 값을 읽어 내기가 어렵기에, 그래프로 출력하여 중앙점을 측정하니 정확히 DC +2.5V다. 따라서, 원하는 바를 모두 만족했다. 어떤가, 장황하게 설명해서 그렇지 내용은 그렇게 복잡하지는 않다. 그래서, 교과서류에서는 생략하고 있는지 모르겠다. 이번에는 조금 더 복잡한 회로에 도전해보자. 차분 증폭기를 단전원 조건에서 정상동작시켜보자.

먼저 이상적인 Op Amp.로 꾸민 차분 증폭기를 이용하여 다음 수식을 계산해보자.

먼저, 이득이 10배인 차분증폭기가 필요하겠다. + 입력단에는 0.1cos2π1000t를 인가해야 하겠고,- 입력단에는 0.1sin2π1000t를 인가해주면, 결과 값이 출력될 것이다. 이런 연유로 연산 증폭기라는 말도 생기게 된 것이고, 아날로그 컴퓨터의 핵심 소자로 Op Amp.가 사용된 것이다. 일단, TINA로 해석해보자. 그림 8-9가 위 수식을 연산한 차분 증폭기 회로이다.

그림 8-9. 이득이 10배인 차분 증폭기

그림 8-9 회로의 출력을 스코프로 관찰해보았다. 보다 명확한 구분을 위하여, 스코프의 화면을 ‘Export Curves’ 명령으로 저장하여 자세한 분석을 해보았다. 그림 8-10을 보자.

그림 8-10. 그림 8-9 회로의 입출력 신호

그림 8-10에서 ‘x’ 표를 한 그래프가 + 입력단에 인가된 0.1cos2π1000t 신호다. ‘o’표를 한 그래프가 – 입력단에 인가된 0.1sin2π1000t 신호이며, 아무런 표식없이 가장 크게 진동하는 신호가 출력이다. 수식을 계산하면,

와 같다. 즉, 큰 신호의 수식이다. 그래프를 보아하니 얼추 맞아 떨어지는 듯해서, 실제로 측정해보니 정확히 맞아 떨어진다. 직접 TINA로 해보시기 바란다. 이래서 연산증폭기, 연산증폭기 한다. 그림 8-9 회로를 단전원에서 구동하면 어떤 결과가 얻어질까? 그림 8-11과 같이 구현할 수 있겠다. 실전을 고려해서 TLC2274를 사용했다.

그림 8-11. 단전원에서 구현한 그림 8-9 회로의 차분 증폭기

그림 8-11에서 보듯이, Op Amp.의 V- 전원단에 0V가 공급되고 있다. 어떤 현상이 벌어질까? 결과를 보기 전에 먼저 예측을 해보시기 바란다. Op Amp.의 – 전원단에 0V가 공급된다면 Op Amp.의 출력 하한선은 0V이다. RRIO 방식을 채택한 TLC2274이기에 0.1V 부근이 출력의 하한이 되겠구나 하는 예측을 할 수 있어야 한다. 출력을 그래프로 관찰해보자.

그림 8-12. 그림 8-11 회로의 출력

예상과 잘 맞아 떨어졌는가? 이런 결과도 유용하게 쓰이는 곳은 있다. Envelope Detector(포락선 검출) 이라던지, Half Wave Rectifier와 같은 용도로 쓰일 수는 있다. 하지만, 지금 우리는 온전한 파형을 원한다. 그림 8-12의 그래프로 볼 때, 출력이 2.5V Offset을 가진다면 하반구 출력도 제대로 나올 법 하다라는 기대를 해볼 수 있겠다. 그렇다. 출력에 DC Offset 2.5V가 더해지도록 적절한 입력을 이번에도 가해 주어야 한다. 우리가 가용할 수 있는 DC 전압은 양의 부호를 가지는 것 밖에 없기에 + 입력단에 적절한 DC 전압을 가해줘야 한다. 그런데 지금 현재 사용가능한 DC 전원은 0V 아니면 5V이다. 따라서, 5V를 적절히 분압해서 공급해야 하겠다. 중첩의 원리가 적용된다라는 점을 상기해주시기 바란다.

그림 8-13. DC Offset 생성회로가 추가된 차분 증폭기

그림 8-13 회로에서 Rx를 정해야 한다. 이용 가능한 전원인 Vcc 5V를 Rx와 (R3||R4)로 적절히 분압하여 요구 전압을 만들어 내야 한다. (중첩의 원리를 적용할 것이니, V1과 V2의 영향을 배제해야 한다는 점 주의해주시기 바란다). 출력 신호에 DC +2.5V를 만들어 낼려면 Vp는 얼마여야 하는가? 비반전 증폭기다.

위 수식에 의해 VP=0.2273V = 2.5/11V이다. 이 전압을 Vcc 5V 와 Rx와 (R3||R4)로 만들어 내야 한다.

계산하면, Rx는 약 20K 옴이 나온다. 신호가 제대로 나오는지 TINA로 검증해보자.

그림8-14. 단전원 조건에서 정상 동작하는 차분 증폭기 출력

보시다시피 미끈한 것이 아주 좋아 보인다. 일일이 측정해보니 잘 맞아 떨어진다. 다만, Rx값이 210K/11 옴이어서 구하기 어려운 값이라는 점이 조금 걸린다. 중앙값이 2.5V에서 약간 벗어나겠다.
Op Amp.가 두개 이상 쓰여도 해결 방법은 동일하다. 하나씩 하나씩 풀어나가보면 어느새 해결점에 도달해 있을테니, 지레 겁먹지 말고, 게다가, 우리에게는 TINA라는 훌륭한 도구가 있지 아니한가? 조금만 인내하면 충분히 해결할 수 있다.

9. Fully Differential Op Amp.(FDA)

Op Amp.중에 FDA라고 불리는 것이 있다. Fully Differential op Amp.의 앞머리 글자인데, 한자로 옮기자면 완전 차동 연산 증폭기쯤 되겠다. 그렇다면, 지금까지는 불완전 차동 연산 증폭기를 다루었다는 것인가? 그건 아니다. 지금까지 다뤘던, 그리고, 시중에 널리 널리 보급된 Op Amp.의 입출력 형태를 보자면, 입력은 차동이지만 출력은 단동(Single Ended)이다. 여기에 착안을 해서, 출력까지 차동으로 만들어버린 Op Amp.가 바로 Fully Differential Op Amp.이다. 왜 만들었을까? 반도체 회사들이 팔지도 못할 것을 만들지는 않았을 것이고, FilterPro에서 Filter Topology를 정하는 단계에, FDA를 이용한 Multiple Feedback 방식 필터를 설계하는 선택항도 제공되고 있기에 분명히 쓰이는 곳이 있을 것이다. 차츰 알아보기로 하고, 다른 질문을 하나 더 해보자. 출력까지 차동으로 하면 어떤 점이 좋을까?

장점이라고 하기에는 그렇지만, ADC중에는 차동 입력을 요구하는 것들도 있다. 그런데, 신호 획득 대상 센서가 단동 출력이라면 어떻게 해야 하나? FDA가 좋은 대안이 될 수 있다. 출력이 차동이니까. 이것말고는? 가장 큰 장점은 저전압 시스템에서 Dynamic Range를 단동에 비해 2배나 키울 수 있다는 것이다. 자세한 내용은 차차 살펴보기로 하고 다음 두 회로의 출력을 비교해보자. 그림 9-1은 단동 출력을 가지는 차분(Difference) 증폭기이다. + 입력단에는 0.25sin2π1000t를 입력하고, – 입력단에는 0.25sin(2π1000t +π) 를 입력했다. 단전원 시스템이다보니 출력 신호에 +1.65V를 가하는 Offset 회로가 추가 되어 있음에 주의하시기 바란다.

그림 9-1. 이득 1배 차분증폭기. +3.3V 단전원 적용

계산상으로는 다음과 같다.

출력을 스코프로 확인해보니 +1.65V 기준으로 0.5Vp 가량의 진폭을 가지는 정현파가 예쁘게 그려지는 것을 확인할 수 있었다. 그림 9-2에 입출력 파형을 옮겨놓았으니 확인해보시기 바란다.

그림 9-2. 그림 9-1의 입출력 파형

그런데, 출력 파형의 진폭이 0.5Vp가 못 되는 것 같다. 대략 0.43Vp 정도로 측정되는데, 왜 이럴까 싶어서 그림 9-1 회로를 다시 보니 Offset을 제공하는 R5 저항이 AC 신호의 이득에 영향을 주고 있는 것이 아닌가? AC에 전혀 영향을 안주면서, 0.825V의 전압을 Vp에 가해야만 출력에 +1.65V Offset이 생기고, 차분 증폭기의 이득은 1이 된다. 마땅한 해결방법이 안 떠오른다. 무지하게 어려울 것 같다. 차차 풀어 내기로 하고, 다음을 고려해보자.

입력신호가 1sin2π1000t 면 1sin(2π1000t + π) 어떻게 될까? 많이 커졌다. 계산상으로는 2sin2π1000t 가 나와야 하는데, 1.65V에 2V를 더하면 3.65V가 되고, 2V를 빼면 -0.35V가 된다. 즉, 출력이 잘린다. 그래프로 확인해보자.

그림 9-3. 입력 신호가 커지자, 출력이 잘려버렸다.

지금까지의 일을 Fully Differential Op Amp.에서 처리해보자. FDA는 일반적인 Op Amp.에 비해 핀들이 좀 많아서 난감해할 수 있는데 전혀 그럴 필요 없다. 핀에 대한 이해는 뒤로 잠시 미루고, TINA로 시뮬레이션부터 해보자. 모든 조건은 TLC2274와 모두 동일하다. 공급 DC 전원과 입력신호들은 모두 동일하다. TINA가 FDA 라이브러리를 제공하고, TI사의 최신 FDA 같으면 해당 부품 웹 페이지에서 TINA용 라이브러리를 제공하고 있으니, 이를 이용하여 그림 9-4와 같이 한번 꾸며보자. TINA에서 FDA 라이브러리는 Spice Macros 탭에서 좌측 세번째 아이콘을 눌러보면 된다.

그림 9-4. FDA로 꾸민 차분 증폭기

아직, Fully Differential Op Amp.의 전달함수를 구하는 방법에 대해서 설명은 하지 않았다. Fully Differential Op Amp.가 아니라 Fully Differential Op Amp. 할아버지라 하더라도, KVL과 KCL 법칙으로 풀어내면 되니, 걱정하지 마시고 조금만 기다려 주시라. 자세한 내용은 잠시 후 살펴보기로 하고, 그림 9-4 회로를 먼저 한번 봐주시기 바란다. Op Amp. 출력을 봐주시기 바란다. 두 개다. Vout+ 신호가 – 입력단에, Vout- 신호가 + 입력단에 연결되어 있다. 전형적인 네거티브 피드백 방식을 취하고 있다. 저항 값들을 살펴보니 전달함수는 1이 아닐까 하고, 짐작만 해두고 TINA로 해석한 결과를 점검해보자. 입력 신호는 각각 1sin2π1000t 와 1sin(2π1000t+ π) 로 했다. 앞선 TLC2274에서는 출력이 잘려 나왔던 경우다. 그림 9-4 회로의 입출력 파형을 그림 9-5에 옮겼다.

그림 9-5. 그림 9-4의 입출력 파형

그림 9-5에서 아래쪽 정현파 두개가 입력신호들이고, 위쪽 정현파 두개가 출력 신호들이다. 출력 단자가 두개이다 보니, 출력 그래프도 두 개다. 그림 9-3과 어떤 차이가 있는가? 저전압 시스템임에도 불구하고 신호가 잘리지 않고 있다. 즉, 단동 출력에 비해서 진폭(Dynamic Range)이 두 배로 확대될 수 있는 기회가 생길 수 있다. 어떻게? 차동 입력을 가지는 ADC나, ADC 입력 채널 두 개를 사용하면 된다. 예를 들어, ADC의 입력 채널을 두 개 사용한다면, 두 채널에 출력 신호 각각을 입력하고, 변환된 디지털 데이터를 서로 빼주면, 그림 9-5에서 보는 출력 신호 하나에 비해 2배로 증폭된 신호를 얻을 수 있게 된다. 차동입력 ADC 원리와 동일하다. 이는 주로, 저전압 시스템에서 신호의 크기를 최대로 받아들이기 위해서 사용하는 방법이다. 차동 입력 ADC도 이 때문에 개발되어진 것이다. 이런 차동 ADC에 Fully Differential Op Amp.를 사용하여 신호를 연결해주면, 신호의 크기를 극대화하여 전달할 수 있는 것이다.

그러면, Fully Differential Op Amp.의 핀들을 살펴보자. 그림 9-6은 TINA에서 발췌한 Fully Differential Op Amp. 라이브러리이다.

그림 9-6. THS4120 FDA의 핀

그림 9-6은 THS4120이라는 TI 사의 Fully Differential Op Amp.의 라이브러리다. 삼각형 한가운데, FDA라는 글자는 Fully Differential Amplifier의 앞머리 글자이다. 그림 9-6의 심볼에서 1번핀은 – 입력핀이고, 8번핀은 + 입력핀, 3번과 6번은 DC 전원 공급핀이며, 4번은 + 출력핀으로 여기까지 일반 Op Amp. 즉, 단동출력(Single Ended Ouput) Op Amp.와 동일하다. 여기에, 2번핀과 5번핀이 추가되어 있는데, 2번핀은 Output Common Mode라는 핀으로 Vocm 이라는 약어를 쓰고 있으며, 5번핀은 – 출력핀으로 4번핀 출력과 위상 반전 관계로 Vout- 라고 표시하고 있다.
Output Common Mode 핀의 용도가 뭘까? 먼저Output Common Mode Voltage부터 이해해야 한다. Fully Differential Op Amp.의 출력은 두 개다. 각각 Vout+와 Vout- 이다. 이 두 개의 출력에 공통으로 존재하는 전압이 Output Common Mode Voltage가 된다. 예를 들어, 그림 9-5 그래프에서 Voc (Output Common Mode Voltage)는 1.65V이다. 이걸 수식으로 표현하자면,

이다. 이 Voc를 Vocm 핀으로 설정하는 것이다. 출력 전압에 Offset을 만들어 주는 역할을 한다. 단동 출력 Op Amp.에서 출력 전압에 DC Offset을 제공하는 과정보다 훨씬 쉽다. 그냥 Vocm에 1V를 인가하면, 출력이 1V를 중심으로 진동(Swing)하는 것이다. 그림 9-4에서는 1.65V를 Vocm에 인가했기에 출력이 1.65V를 중심으로 진동한다. 이 FDA(Fully Differential op Amplifier)의 전달함수는 다음과 같이 정의된다.

이 수식에서,

이다. Vid와 Vod에서 id는 input difference를 od는 output difference를 의미한다. 반도체 회사들은 FDA의 장점 중에 하나로 짝수승(Even) 고조파가 상쇄되기에 왜율(Total Harmonic Distortion)에 유리하다고 주장한다. 그 이유는 Vod가 Vout+ – Vout- 관계에 있기 때문이다. 수식에 따르면 짝수승 성분이 서로 상쇄된다. 하지만 홀수승 성분은 2배가 된다. 실제 시뮬레이션 결과에서는 왜율(THD) 개선 여부가 관찰되지 않는 듯 해서, 필자는 반도체 회사 주장을 안 믿고 있다. 왜율(THD)이 문제시 되는 경우라면, 왜율(THD)이 작은 Op Amp.를 선택하는 것이 우선이기에, 이 책에서는 다루지 않는다. 우리는 이 FDA로 증폭기를 꾸미고, 필터를 꾸며야 하니 여기에 집중하자. 먼저, 어떻게 꾸며야 원하는 증폭비를 얻을 수 있을까? 일단, FDA로 꾸민 증폭회로를 그림 9-4에서 봤다. 다음 회로를 분석부터 해보자. 증폭비에 관심이 있으니, 전원 공급 회로는 배제했다. 그러면 그림 9-7과 같이 된다.

그림 9-7. 이 회로의 전달함수를 구해보자.

그림 9-4와는 달리, R3와 R4를 각각 R1과 R2로 대체했다. FDA가 차동 증폭기이다보니, 두 신호의 차이를 동일한 비율로 증폭해주는 것이 일반적이다. 이렇게 놓고 전달함수를 구하면 한결 쉽기도 하다. 그림 9-7에서 Vn과 Vp를 각각 구해서 서로 같다고 놓고 풀면 전달함수가 구해질지도 모른다. 한 번 해보시기 바란다. (주의. Vocm 역시 DC 전압이며, AC 증폭에는 아무런 영향을 안 미치고, 출력 전압에 DC Offset만 제공한다. 다만, 전압을 잘못 설정하면 출력이 잘리는 현상이 발생하기에 이 점만 주의하면 된다.) 종이가 무진장 필요할 지도 모른다.

사실 FDA 회로는 FDA를 소신호 모델로 바꿔서 풀면 훨씬 쉽지만, 종이를 아껴야 지구가 좋아하니, 그림 9-7회로를 아래 위로 잘 뜯어 보자. 잘 안 보이면, 주머니에 굴러다니는 5만원짜리를 꺼내서 아래 반쪽을 먼저 가려보자. Vin-와 Vout+사이에 반전 증폭기가 놓여 있는 것을 보실 수 있을 것이다. 따라서,
이제, 5만원짜리를 위로 끌어올려서 위쪽 반을 가려보자. 조금 난감한 상황이 연출된다. Vin+가 FDA의 + 입력단으로 들어가서 FDA의 – 출력 단으로 나온다. 입 출력 부호를 바꾸면 역시 반전 증폭기 이다. 따라서,

이다. 위 수식으로부터

이다. 간단하지 아니한가? 그런데, 위 수식 전개 과정에는 가정이 하나 들어가있다. FDA가 양념반 후라이드반처럼 아래 위 반으로 분할되어서 동작한다고 그 어디에서도 설명을 하지 않았기 때문에 억지스러움이 있다. 이 부분이 소신호 모델이나 내부 회로를 이해하면 해결될 수 있는 부분인데, 소신호 모델이나 내부 회로를 이해하는 것이 훨씬 더 어렵기에 그냥 위에 방식으로 이해하도록 하자. 실제 FDA 해석은 이런 식으로 한다.
이게 불만스러우신 독자분들이라면, Vn과 Vp를 각각 구해서 같다고 놓고 풀면 된다. 사실 여기에도 전제가 들어간다. 그림 9-7 회로에서 Vout-는 Vin+에만 영향을 받고, Vout+는 Vin-에만 영향을 받는다는 것. 이것이 FDA다. 이것을 가정하고 풀면 다음과 같은 수식을 얻을 수 있겠다.

이다. 그런데, Vn=Vp이다. 즉,

라는 관계식을 얻을 수 있다. 차분 증폭기와 동일하다. 결국, FDA도 외부 저항에 의해서 이득이 결정되는 피드백 구조로 증폭을 하고 있는 것이다. 사실은 FDA가 Op Amp. 보다 더 자연스러운 구조를 갖추고 있다. 무슨 뜻이냐 하면, 조금 수고스러우시겠지만, 그림 3-1를 보신다던지, 아니면, 트랜지스터로 구성된 차동 증폭기를 떠올려보시길 바란다. 트랜지스터등으로 꾸며진 차동 증폭기의 출력은 원래 두군데에서 나오는데 이중 하나만 뽑아서 출력으로 연결한 것이 우리가 흔히 쓰는 Op Amp.이고, 이걸 두 개 다 뽑아 놓은 것이 FDA인 것이다. 즉, 둘 다 동일한 회로다. 당연한 것이기는 하지만, FDA로 필터도 꾸밀 수 있다. 어떻게 하면 될까? 그림 9-8 회로를 봐주시기 바란다.

그림 9-8. FDA로 꾸민 1차 필터

그림 9-8과 같이 꾸미면, 1차 저역 통과 필터가 손쉽게 만들어진다. 고차 필터도 만들 수 있다. FilterPro에서도 지원하는 내용이기에 이는 다음장에서 다루도록 하겠다.

다음과 같은 경우에도 FDA를 많이 사용한다. 여러가지 이유로 특히, 고성능 시스템을 구현하기 위해서 차동 입력을 처리하는 ADC를 채택하는 경우가 점점 많아지고 있다. 하지만, 사용하는 센서류가 단동 출력이라면 어떻게 해야 하는가? 단동 신호를 차동 신호로 변환해주는 과정이 필요하다. 이때 FDA가 사용된다. 다음 그림과 같이 하면 된다.

그림 9-9. 단동신호를 차동신호로 변환하는 예

그림 9-9 회로의 이득도 한번 구해보시기 바란다. 힌트. 5만원 지폐로…

지금까지 긴 글을 읽어 주셔서 감사합니다. 끝까지 인내심을 가지고 글을 읽은 모든 독자들에게 도움이 될 수 있기를 바랍니다. 독자 중에서 ADC 전단에 필수적인 아날로그 필터에 대해서 더 아시고 싶은 분은 “아날로그필터와OPAMP, ㈜싱크웍스 출판사, 백종철 저” 에서 좋은 내용을 찾아 보실 수 있습니다.

[21호]아날로그필터와 OPAMP Op Amp. 사용설명서 PART 2

디바이스마트 매거진 — Fri, 01 Nov 2013 07:48:18 +0000

아날로그필터와 OPAMP

Op Amp. 사용설명서 PART 2

글 | (주)싱크웍스 백종철

지난 호의 PART1에 이어서 능동 필터의 핵심 소자로 사용되는 Op Amp.에 대한 내용을 다룬다. 쓰다 보니 양이 너무 많아져서, 취사 선택을 해야만 했다. 첫번째 기준으로는 FilterPro 사용에 있어서 부족함이 없도록. 둘째는, 현장에서 흔히 놓치는 Op Amp.의 중요한 성질들을 확실히 다루자 라는 것이었다. 아울러 실제 부품을 사용했을 때 발생 가능한 현상들을 TINA를 통해서 확인하는 과정을 곳곳에 배치했기에, 현 업무에 직접적으로 도움이 될 것이다. 마지막으로는, 최근 들어 주목받고 있는 FDA(Fully Differential op Amp.)를 다뤄봤다. 막상 별다를 바가 없다는 것을 이해하실 수 있을 것이다.

5. Loading Effect (부하의 영향)

이상적인 연산증폭기는 전압이득이 무한대이며, 입력 임피던스 또한 무한대, 출력 임피던스는 0인 전압 증폭기의 일종으로 아날로그 컴퓨터의 핵심 소자 중의 으뜸이라고 다들 열심히 배웠고, 열심히 사용중이신 분들도 계실 것이다. 연산증폭기를 다루기 시작했거나, 전압 증폭기라는 것을 처음 접하시는 분들은 앞서 언급한 성질이 왜 이상적인 것인지 납득하기 어려우실 것이다. 80여년 전에, 미국의 뉴욕에 사셨던 Harry Black이라는 선배님이 뉴져지 주에 있는 벨 연구소로 기차타고, 페리호타고, 출퇴근하시면서 고안해낸 개념이라고 한다. 이런 개념을 왜 만들었을까? 그 당시의 최첨단 기술이었던 전화와 관련있다. 장거리 전화를 할려니 증폭기가 필요했고, 이게 문제가 많았다. 즉, 부하문제를 증폭기로 해결할려고 시도하였다. 부하가 야기하는 문제를 정확히 이해하는 것이 어떤 측면에서는 증폭기를 다루는 핵심이기도 하다. 다음을 상상해보자. 그림 5-1 회로에서 Vout을 계측기의 프루브(탐침, probe)를 이용해 측정하고자 한다. 둘러보니, 프루브가 두 종류가 있는 것이 아닌가? 하나는 임피던스가 1K옴이고, 다른 하나는 10M옴이다. 어떤 것을 쓰겠는가? 시간적 여유가 충분해서 둘 다 이용해서 측정해 보았다.

그림 5-1. 측정 대상 회로. 측정 지점 : Vout

그림 5-1 회로에서 Vout은 R1-R2 직렬저항에 의한 전압 분배로 Vin의 1/11이 됨을 쉽게 알 수 있다. 계측기라고 한다면 이 값을 정확히 표시해 주어야 할 것이다. 먼저, 1K옴의 입력 임피던스를 가지는 프루브를 가져다 대었다. R2와 병렬로 프루브 내부 1K옴 저항이 연결되기에 Vout은 V_in·(1k||1k)/(10k+1k||1k)가 되어서, 결과적으로 Vin·5/105, 즉, Vin·1/21로 계산치와 거의 50%에 육박하는 오차가 발생한 것이다. 이러한 현상을 Loading Effect(부하의 영향)라고 한다.

이제는 1M옴 프루브로 측정해보자. Vout은 V_in·(1k||1M)/(10k+1k||1M)가 된다. 1M옴 프루브로 인한 오차는 약 0.091%이다. 만약 임피던스가 10M옴인 프루브를 사용한다면, 약 0.0091% 가 된다. 전압 신호를 손실없이 전달하기 위해서는 전달 매개체의 입력 임피던스가 일단은 무진장하게 커야 한다는 것을 짐작할 수 있을 것이다. 이상적인 증폭기의 입력 임피던스가 무한대이어야 하는 근거다. 달리 말해, 원 회로에 최대한 부담을 적게 주고, 즉, 전류를 아주 조금만 뽑아서 측정하겠습니다 라는 점이다. 전류를 아주 적게 뽑아서 쓰겠다면? 그래 그거야, Op Amp.의 입력 저항이 무한대가 아니던가, 게다가, 입력 전류가 0 이니… 딱이군. 그렇다면, ‘실제 Op Amp. 라면, 입력단이 FET(Field Effect Transistor, 전계 효과 트랜지스터)로 구현되어 있는 것이라면 더욱더 좋겠군’ 하고 짐작들 하실 것이다. 그렇다. 이론적으로는, FET의 입력 임피던스가 무한대이다. 하지만, BJT(Bipolar Junction Transistor)로 구현된 연산 증폭기도 입력 임피던스를 매우 높게 설정하여 설계하므로 Loading effect를 크게 걱정하지 않아도 된다. 대부분의 전자회로 교과서에서 소개하는 741 연산 증폭기는 입력단이 BJT로 되어 있으며, 통상적인 입력 임피던스는 약 2M옴이다. 앞서 살펴보았듯이, FET로 구현된 TLC2274의 입력임피던스는 1테라옴이다. 2M옴도 충분히 크지만, 1테라옴은 환상적이다.

지금까지는 프루브로 측정한 결과를 논하였는데, 이제는 그림 5-1의 Vout을 다른 회로부에 전달해야 하는 경우를 고려해보자. 하필이면, 전달하고자 하는 회로부의 입력 임피던스가 1K옴이며 이를 변경하는 것은 불가능하다고 하자. 앞서 1K옴 프루브로 측정한 사례처럼, 바로 연결했다가는 신호 손실이 50% 가까이 발생할 것이다. 전달 매개체가 필요하다. 어떤 것이 좋을까? 이럴 때 이상적인 연산증폭기가 딱이다. 그림 5-2를 보자.

그림 5-2. Voltage Follower 또는 아날로그 버퍼

그림 5-2 회로에서 Vt와 Vout의 차이는 거의 측정할 수 없는 수준이다. 위 회로에 사용된 연산증폭기의 결선 형태를 흔히들 Voltage Follower라고 한다. 출력 전압의 변화가 입력 전압 변화를 그대로 따라가기 때문에 이런 말을 쓰는데, Impedance Matcher 라고도 하고, 아날로그 버퍼라고도 많이 불린다. 그 이유를 하나씩 살펴보자. 그림 5-2 회로에서는 Vout 지점에서 바라본 출력 임피던스가 10K||1K 로 고정되어 있다. Vout을 전달 받을 시스템의 입력 임피던스는 최소 10배 이상, 가능하다면 100배이상이 된다면 더할 나위 없이 좋겠다. 하지만, 출력 임피던스가 시시각각으로 변하는 장치들도 많다. 대표적인 것이 생체(生體)다. 출력 임피던스가 시시각각으로 변하는 장치로부터 신호를 받아내려면 어떻게 해야할까? 측정 장치 혹은 신호 수신 장치의 입력 임피던스가 무식하게 크면 걱정할 필요가 없을 것이다. 즉, 이상적인 증폭기의 입력 임피던스가 무한대인 이유다. 그림 5-2 회로에 이상적인 Op Amp.가 비반전 증폭기 형태로 결선되어 있는 것도 바로 이런 이유다.

정리하자면, 입력 임피던스가 매우 큰 연산증폭기는 Loading effect를 최소화할 수 있다. 아날로그 버퍼 혹은, Voltage Follower 혹은 Impedance Matcher가 손실 없는 신호 전달을 도모해준다 점을 잘 기억해주시기 바란다. 그런데, Op Amp.가 신호를 수신하는데 있어서 높은 입력 임피던스로 부하효과를 최소화한다 라는 것은 알았는데, Op Amp.가 다른 시스템에 신호를 전달하는데 있어서는 어떤 역할을 할까? 하나씩 살펴보자.

이제 그림 5-2 회로가 Vt를 최종 수신 회로에 전달해야 한다. 신호를 전달하려는 곳의 임피던스가 1K 옴이라고 했으며, 고정이라고 했다. Vt가 손실없이 고스란히 수신부에 전달이 되려면, Vt에서 바라본 Op Amp.측의 출력 임피던스가 수신측 입력 임피던스인 1K옴보다 최소 10배, 더 좋게는 100배이상 작아야 Loading Effect가 무시할 수준으로 작아질 것이다. Op Amp.의 출력 임피던스가 얼마면 되겠는가? 연산증폭기의 산 조상격인 741 Op Amp.의 출력 임피던스는 통상 75옴이다. 최신 연산 증폭기는 이보다 대체로 작다. 적용하고자 하는 Op Amp.의 출력 임피던스가 75옴이라면, 수신측 입력 임피던스가 1K옴이기에 10배이상 충분히 작다. 정밀 시스템이 아닐 경우, 10배 이상의 차이를 보이면 어느 하나의 영향을 무시할 수 있는 것이 엔지니어링의 배포이기도 하지 아니한가. 이런 식이다. 1K옴과 10K옴의 저항이 병렬로 연결되어 있다면, 둘 차이가 10배가 나기에 등가 저항값은 약 1K옴이다 라고 얘기하는 것이다. 1K옴과 10K옴이 직렬로 연결되어 있으면 그냥 10K옴인 것이다. 이런 배포도 있어야 한다. 하지만, 분위기 살펴가면서 해야 한다. 무시할 수 없는 경우를 잘 찾아내는 것도 엔지니어링 센스이니 감을 잘 키워야 한다. 만약, 출력 임피던스가 75옴 가지고는 부족하다 싶으면, 어떻게 해야 하겠는가? 출력 임피던스가 작은 Op Amp.를 찾던가 해야 한다. 검색 작업은 잠시 보류하고, 다음 회로의 입력 임피던스를 한 번 구해보자.

그림 5-3. 이 회로의 입력 임피던스는?

TLC2274의 입력 임피던스가 1테라옴이니, 그림 5-3 회로의 입력 임피던스도 1테라옴이다. 라고 생각한다면 큰 오산이다. 회로를 다시 한 번 잘 보자. 그림 5-3의 입력 임피던스를 구하기 위해서는 그림 5-4가 도움을 줄 수 있다.

그림 5-4. 그림 5-3 회로의 입력 임피던스, Rin 구하기용 등가회로

입력 임피던스를 구하는데 불필요한 요소는 제거했으며, TLC2274보다 입력 임피던스가 더 큰 이상적인 Op Amp.로 대체 했다. 그렇다면, 그림 5-4의 입력 임피던스는 무한대인가? 흥분을 가라앉히고, 회로를 찬찬히 뜯어보자. 그림 5-4에서 Vn의 값은 얼마인가? Vp가 0V이니 Vn도 0V이다. 즉, 접지와 같다. 따라서, 입력 임피던스 Rin = R1 = 10K옴이다. 이건 뭔가? 분명히 Op Amp.의 입력 임피던스는 굉장히 크다고 했는데, 이 회로는 왜 이 따위란 말인가? 안타까운 일이지만 어쩔 수 없다. 한가지 재미난 점은, 입력 임피던스가 증폭기가 아니라 외부에 사용된 저항에 의해서 결정되었다는 점인데, 배신감에 이게 재밌을까? 하는 걱정이 든다. 정신 추스리고 다음 회로의 입력 임피던스를 한번 더 구해보자.

그림 5-5. 이 회로의 입력 임피던스는 얼마인가?

그림 5-5 회로의 입력 임피던스는 얼마인가? TL2274 가 사용되었으니, 그렇다. 1테라옴. 이해가 되시는가? 그림 5-5에서, TLC2274의 3번 입력 핀을 보면 흐르는 전류가 없다. 사실은 1pico 암페어 정도. 따라서, 입력 임피던스는 Vin 나누기 전류, 따라서 테라옴이 계산된다. 높은 입력 임피던스가 요구되면 그림 5-5와 같은, 즉, 비반전 형태의 결선을 이용해야 하겠다. 사실 아날로그 버퍼도 이 부류이다. 그렇다면, 그림 5-4와 같은 회로 결선은 사용을 지양해야 할까? 그림 5-4는 그 유명한 반전 증폭기 아닌가? 대부분의 전자회로 교과서나 Op Amp. 교과서 초반부에 등장하는 그 유명한 반전 증폭기 아닌가? 반전 증폭기가 막판에 와서 배신을 때리다니, 분하다. 하지만, 증폭기(비반전 증폭기) 회로의 단점도 있다. 이 회로는 이득을 1 이하로 만들 수가 없다. 또한 정확한 입력 임피던스를 만들 수가 없다. 따라서, 적재 적소에 투입할 수 있는 역량을 키워야 한다. 별 무리없이 Op Amp.를 사용하시고 싶다면, 비반전 증폭기 형태를 사용하시는 것이 무탈하겠다. 이 결선의 단점은 감쇠가 불가능하다는 점과, 이전호 4.4절에서 다뤘던 CMR 기능 활용이 반전 증폭기보다 조금 못하다라는 점인데, 다음 문단에서 설명했다.

반전 증폭기의 장점은 이해하기 쉽다라는 점이 으뜸일 듯 하다. Op Amp. 두 입력단 중에 하나가 접지로 연결되어 있으니, 풀이가 쉽다라는 장점이 있다. 그래서, 비반전 증폭기보다 먼저 다루는 듯 하다. 하지만, 좀 더 깊이 생각해보면, 반전 증폭기와 비반전 증폭기의 증폭 형태가 다르다라는 점을 발견할 수 있을 것이다. 그림 5-5와 같은 증폭기는 전압을 감지해서 전압을 증폭하는 Voltage Amplifier 이다. 하지만, 그림 5-4와 같은 반전증폭기는 엄밀히 말해, 전류를 감지해서 전압을 만들어 내는 Trans-Resistance Amplifier이다. 따라서, 어떤 증폭기 형태가 요구되는지에 따라 선택하면 되겠다.
현장에서는 반전 증폭기류를 많이 사용하는 듯 한데, 아마도 교과서에 초반부에 나와서 그런 것이 아닌가 싶다. 다들 책 사면 처음 몇 페이지는 보지 않나. 그리고, 반전 증폭기에는 단점이기도 하고 장점이기도 한 부분이 있다. 바로, 입력 임피던스를 정확하게 결정할 수 있다는 점이다. 물론, 비반전 증폭기에서도 입력단에 저항 회로를 연결하여 입력 임피던스를 정할 수는 있지만, 부품이 많이 쓰이는 단점이 있다. 세부적으로는 반전 증폭기가 동상 노이즈에 강한 편이다. 그건 바로 접지의 힘이다. 접지는 노이즈에 매우 강하다. 강하다라는 말의 의미를 정량적으로 풀어 설명하기는 좀 어렵다. 암튼 노이즈를 다 끌어안아도 접지는 접지다. 그래서, 접지는 노이즈에 강하다. 반전 증폭기 결선의 경우 Op Amp. 입력단 중 하나는 반드시 접지에 물린다. 따라서, 제대로 된 CMRR을 기대할 수 있다. 하지만, 단 전원이나 DC Offset이 필요한 경우에는, 반전 증폭기나 비반전 증폭기나 똑같다. 따라서, 경험을 많이 쌓아서 반전 증폭기와 비 반전 증폭기의 적절한 사용법을 찾아내시길 바란다. 위상 반전 여부로 증폭기 결선 형태를 결정짓기도 하니 경험을 많이 쌓아야 하겠다.

6. Instrumentation Amplifier (정밀 기기용, 계측용 증폭기)

5절에서는 부하의 영향을 두루 살펴보았다. 741 Op Amp.의 입력 임피던스가 2M옴이고 출력 임피던스가 75옴이라는 것도 알았다. 이 정도 수준의 입출력 임피던스가 정밀/정확 계측 용도로 충분할까? 자고로 계측은 정확하고 정밀해야 한다. 정확하다는 기술용어와 정밀하다라는 기술용어는 ‘고정밀 계측’이라는 마케팅 용어에 모두 포함되어 있는데, 실상을 구분할 수 있어야 한다. 이런 식이다. 조준 사격을 했는데, 매우 우수한 탄착군은 형성되었지만 표적 중앙에서는 많이 벗어났다고 한다면, 정밀했지만 정확하지는 못한 것이다. 영점 조정을 하던지 해서 탄착군이 표적 중앙에 몰리도록 해야 한다. 고정확/고정밀 계측을 위해서 그림 4-3의 차분 증폭기를 사용한다고 해보자. 어떤 문제가 야기될까? 그림 4-3을 그림 6-1에 새로 그렸다.

그림 6-1. 차분 증폭기

그림 6-1의 차분 증폭기 회로가 계측 용도로 사용된다고 해보자. V1신호가 R1을 거쳐 Op Amp.의 음의 입력단으로 전달되고 있다. V1에서 바라본 입력 임피던스는 R1 이기에, R1이 충분히 크지 않으면 심각한 Loading Effect를 겪을 수 있다. 그렇다고, R1을 키우자니 이득을 동일하게 유지하기 위해서는 R2도 커져야 하는데 한계가 있다. 너무 큰 R은 부정확하기도 하지만, 열 잡음도 커진다. 저항에서의 열 잡음은 저항 값의 제곱근에 비례한다. 게다가 증폭회로가 불안정해질 수 있다. 어떻게하면 좋을까? 안타깝지만 돈 좀 더 쓰자. 이럴 때, 아날로그 버퍼가 이용된다. 그림 6-2 회로처럼 꾸며보자. 신호원에다가 아날로그 버퍼를 다 달았다.

그림 6-2. 아날로그 버퍼를 추가한 차분 증폭기

Op Amp.가 무려 세 개나 쓰였다. 신호원에 아날로그 버퍼가 사용되다보니, 부하효과에 대한 고민은 이제 끝이다. 대체로 고정밀/고정확 시스템은 고가이면서 원가에 큰 부담을 갖지 않으니, 정밀/정확만 하다면 그림 6-2 회로처럼 3개의 Op Amp.로 하나의 Op Amp.를 대체한들 큰 부담이 되랴? 문제는 오히려 기판 면적을 많이 차지한다는 점이나, 생산 공수가 많이 든다는 점 등이다. 그래서, 반도체 회사들이 이런 요구를 해소시켜 상품화한 것이 바로 Instrumentation Amplifier다. 제품 카테고리가 형성될 정도로 인기있는 분야이면서 반도체 회사 입장에서는 고부가가치 분야이다. 그림 6-2회로에서 V2 신호원 쪽에 삽입된 아날로그 버퍼는 생략할 수도 있다. 이 경우는 Op Amp. 2개로 Instrumentation Amplifier를 구현한 것인데, 요즘은 거의 3개의 Op Amp.로 Instrumentation Amplifier를 구현한다. 대역폭도 그다지 넓지 않으면서도, 싸지 않다는 단점이 있다. 본격적으로 파고들어보자. 실제 부품을 예로 들어보겠다.
INA101이라는 부품이 있다. 서구에서 101이라는 숫자를 시작에 많이 쓴다. INA101은 Burr-Brown사가 만든 자사 최초의 Instrumentation Amplifier다. 그래서 101을 붙였다. Burr Brown사 제품은 명품으로 불리울 만큼 성능이 뛰어난 편이다. 지금은 Texas Instruments에 합병되어서 TI 제품으로 나온다. 그림 6-3은 INA101의 내부 구조를 보여준다. 짐작들 하셨겠지만, INA는 INstrumentation Amplifier의 앞머리 글자로 조합해 만든 것이다.

그림 6-3. INA101 내부

그림 6-3을 보면 Op Amp. 세 개의 존재를 확인할 수 있다.
이 Op Amp.의 주요 특징을 ti.com의 제품 페이지에서 발췌해 그림 6-4에 옮겨두었다. 한번 음미해보자.

그림 6-4. INA101 제품 특징

이득을 최고 1천배까지 설정할 수 있다고 나와있다. 참고로, Instrumentation Amplifier의 이득 설정은 무지하게 쉽다. 그림 6-3을 보시라. RG만 유독 칩 바깥에 나와있지 아니한가! 그렇다. RG의 G는 게인을 뜻하는 것으로 게인 조절용 저항을 개발자가 적절히 선택해서 달아주세요 라는 의미이다. 비선형도가 매우 낮고, CMRR이 무려 106dB나 된다. 계측용으로 쓰이다보니 안타깝게도 대역폭(Bandwidth)은 그다지 크질 못하다. 전류 소비는 좀 많은 편이고, 가격이 1천개 기준으로 개당 7.95불이다. 웬만한 마이크로프로세서보다 더 비싸다. 산 조상님이라 그렇다. 새로 나온 Instrumentation Amplifier들은 많이 저렴해졌다. 좀 싼 것을 알아보자. ti.com에서 Amplifier and Linear 페이지로 들어가면 Instrumentation Amplifier 카테고리를 찾을 수 있다. 글쓰는 현재 43종이 등재되어있다. Difference Amplifier 제품군도 INA로 시작하는 것들이 있는데, 이 부분은 조금 아쉽다. 절대로 헷갈려서는 안된다. Difference Amplifier 제품군은 하나의 Op Amp.로 이뤄져 있다. 암튼, INA101은 너무 비싸다. TINA 라이브러리가 있는 제품 중에 값싼 제품으로 INA332가 검색된다. 1천개 기준으로 0.54불. 이 정도면 성능만 뒷받침된다면 돈 쓸 용의가 충분히 있을 법 하다고 본다. 그런데, 내부구조가 조금 이상하다. 처음 배우시는 분들에게 부적합해서 탈락. 그림 6-2회로와 같은 정석적인 형태를 취하면서, 4절에서 설명을 미뤘던, Sense와 Reference단자까지 함께 설명할 수 있는 INA163을 골랐다. 1천개 기준으로 2.9불이라 싸지는 않다. 내부 구조는 다음과 같다.

그림 6-5. INA163 내부 구조.

그림 6-2와 비교해보시라. 전형적인 Instrumentation Amp. 라는 것을 확인할 수 있을 것이다. 제품 특징을 보니, 1/f 노이즈가 1nV/√Hz@1KHz일 정도로 매우 작다. 대단하다. T.H.D(Total Harmonic Distortion) 수준도 엄청나게 낮다. T.H.D+N(Noise) 이 0.002%@1KHz, G=100 이다. 무슨 말인고 하니, 1KHz 정현파를 100배 증폭시켜서 얻은 결과의 스펙트럼을 분석해보면, 고조파와 노이즈 합이 0.002%에 불과하다라는 것이다. 이득이 100일 때, 대역폭은 800 KHz 나 된다. Instrumentation Amp. 치고는 상당히 큰 편이다. CMRR은 100dB 이상이나 된다. CMRR의 주파수 특성도 좋다. CMRR 그래프를 보니, 이득을 100배로 설정했을 때, 10KHz 에서 CMRR이 약 95dB 수준이다. Bravo! 돈 값 하는 듯.
그림 6-5에서 부분을 한번 봐주시라. 바로 그 밑에 이득 공식이 나와있다. 이 칩의 이득 공식은

이다. 예를 들어, 601배의 이득을 원한다면, 매우 정밀/정확한 저항으로 10옴을 RG에 달면 된다. 이처럼 대부분의 Instrumentation Amp.는 제조업체가 이득 공식을 제품 설명서에서 명시하여 배포하고 있어서 사용하기가 한결 더 편하다. 돈을 좀 쓰니 이런 대접을 다 해준다. 하지만, 진짜 이 공식이 맞는지 한번 쯤은 확인해봐야 안되겠는가? 이번 기회에 한 번 해보자. 어떻게 풀어 낼 수 있을까? 잘 보면, 지금껏 배웠던 내용들이 눈에 쏙 들어올 것이다. 잘 안보이면 주위에 혹시 담배 갑이 있으면 아래 그림처럼 V01와 V02 죄측 영역을 가려보기 바란다. 담배 갑이 없으면 지폐라도 꺼내서 그림 6-6처럼 가려보자.

그림 6-6. 일부를 가린 Instrumentation Amp.

보이는가? 이전 호 4절에서 배웠던 차분 증폭기가 보인다. 차분 증폭기 풀이 법을 잘 모르겠으면 이전 호 4절을 다시 한번 읽어보자. 그리고, 그림 6-6을 보고 다시 한번 풀어보자. 저항이 모두 6K옴이니, V01와 V02와 V0의 관계식은 다음과 같다.

여기까지 구하신 분들은 지폐를 살짝 오른쪽으로 옮겨서 그림 6-7처럼 가려보자.

그림 6-7. 다른 부분을 가린 Instrumentation Amp.

이것 참! RG때문에 조금 복잡 미묘해진 듯 하다. 회로가 좀 복잡 미묘하다 싶을 때에는 조상님을 찾지 말고, 키르히호프(Kirchhoff) 할아버지를 떠올리자. RG에 흐르는 전류는 얼마인가? RG를 따라 위로 흐르는 전류는 I라 하자. 그렇다면,

이다. 이 전류가 A2증폭기의 궤환 경로에 있는 3k 옴 저항에도 흐르고, A1 증폭기의 궤환 경로에 있는 3k 옴 저항에도 흐른다. 그렇다면, 각각의 저항에서 발생하는 전압 강하를 더하거나 빼거나 하면,

가 된다. 위 두 수식을 빼면,

가 된다. 여기에 (6-2) 수식을 대입하면,

이 된다. 위 수식에서, VIN+-VIN-=VIN으로 바꾼 후, (6-1) 수식에 대입해보자. 그러면,

이 도출된다. 비싼 증폭기라 제품 설명서에 이득 공식이 나와있기는 하지만, 한번 쯤은 이득 관계를 직접 규명을 해봐야, Op Amp. 좀 써봤네! 라고 말할 수 있지 않을까?

7. Op Amp.의 Sense 핀과 Ref. 핀의 사용법

일부 Op Amp. 중에는 Sense와 Ref. 핀을 가지고 있는 제품들이 있다. 앞서 4절에서 살펴본 INA157과 같은 차분(Difference) 증폭기에도 이 핀들이 있고, 6절에서 배운 INA163과 같은 Instrumentation Amplifier에도 이 핀이 있다. 어떤 용도로 쓰일까? 다음은 4.4절에서도 본 INA157 내부 구조도이다.

그림 7-1. INA157

6절에서 다뤘던 INA163의 마지막 Op Amp. 역시 그림 7-1과 같은 구조이기에 그림 7-1로 Sense 핀과 Ref. 핀 용도와 사용법을 설명하면 부족함이 없겠다. 먼저 그림 7-1에서 Sense 핀을 보도록 하자. 이 핀이 만약에 개방(Open) 되어 있다면, 궤환(Feedback) 경로가 구성되지 않기에 증폭기로 사용이 어렵겠다. 따라서, Sense 핀은 어떤 식으로든 출력 단에 접속되어야 한다. Ref. 핀 처리 방법은 여러 가지가 있을 수 있겠는데, 만약 차분증폭기가 필요하다면 Ref 핀은 접지에 접속되어야 한다. 여기까지는 지금까지 배웠던 내용인데, 하필이면 왜 Sense 라는 말과 Ref. 라는 말을 이 핀에다가 붙였을까? 이유가 있을 테니, 캐내어 보자.
먼저, Ref. 핀을 이용한 불완전 접지 해소법에 대해서 살펴보자. 구현하고자 하는 시스템 규모가, 큰 공간이나 면적을 차지한다면 접지에 문제가 발생할 수 있다. 결과적으로 접지가 0V가 아닌 상황이 벌어질 수 있는 데, 이를 불완전 접지라 한다. 불완전 접지를 그림 7-2와 같이 모델링 해 볼 수 있겠다.

그림 7-2. 모델링한 불완전 접지 : Ga와 Gb의 전위가 다름

그림 7-2의 회로를 보면, 신호원의 (-)단자와 Op Amp.의 (+) 입력단이 동일한 접지 기호에 연결되어 있는 것을 확인할 수 있다. 그런데, 물리적으로 두 접지간의 거리가 제법 멀어지면, 접지간에 저항 값이라던지, 기생 커패시턴스, 인덕턴스 성분등으로 인하여, 전위차가 발생하는 경우가 종종 생긴다. 제법 멀리 떨어진 센서 등과 결속할 때 이런 문제들이 발생한다. 등가모델로 표현하자면 다음과 같이 표현할 수 있다. Op Amp. 쪽 접지 Gb를 주 접지로 간주하고, Gb 접지와 Ga 접지 사이의 전압 강하를 Vz라 하면, 그림 7-3과 같은 등가 모델로 불완전 접지를 표현할 수 있겠다.

그림 7-3. 불완전 접지 등가 회로

더 이상 Ga에는 접지 기호가 없다. 임피던스 성분 Z 로 주 접지Gb와 연결된 형태다. 문제는 Z의 정체를 모른다는 것이고, 시변(Time varying)할 수 도 있다는 점이다. Vz를 고려한 입출력 관계식은 어떻게 되는가? 중첩의 원리를 적용하여서 구해보자.

수식을 통해서 알 수 있듯이, 불완전 접지로 인해서 발생한 VZ까지도 증폭이 된다. 큰일이다. 접지간 거리를 최소화한다던지, 하더라도 Vz를 완전히 없애기는 불가능하다. 어떻게 할까? 그래서, Ref. 핀이 만들어졌다. 그림 7-4를 보자.

그림 7-4. Ref. 핀을 이용한 불완전 접지 해소법

그림 7-3 회로에는 일반적인 Op Amp.가 사용되었다. 그림 7-4 회로에서는 INA157같은 Ref. 핀을 가진 차분 증폭기가 사용되었다. Sense 핀은 아직 안 배웠으니 일단 출력단에 바로 물려 놓자. Ref. 핀은 Gb 접지에 연결하자. 접지간 전위차를 Vz로 표시했다. 주의할 것이 하나있다. 그림 7-4의 R1, R2 저항은 반도체 패키지 내부의 저항이기에 실제 회로는 전혀 복잡하지 않다는 점을 주의해야 한다. 그림 7-4 회로의 전달함수를 구해보면 Vz가 어떻게 제거되는지를 정확히 그리고 쉽게 이해할 수 있다. 중첩의 원리를 적용하여, Vin에 대한 응답을 구해보자. Vz를 0으로 만들어야 한다.

이다. 이제, Vz에 의한 응답을 구해보자. Vin 영향을 0으로 만들어야 한다. 즉, 단락(short)시켜야 한다. 그러면 회로가 어떻게 되는가?

그림 7-5. Vz에 의한 출력을 구하는 회로

Vz가 위쪽 R1을 거쳐서 Op Amp.의 (-) 입력단으로 전달된다. 동시에, 아래쪽 R1을 거쳐서 Op Amp.의 (+) 입력단으로도 전달된다. Op Amp. 두 입력단 전위는 동일하다. 그렇다면 차분 증폭기의 출력은 0이다. 따라서, 두 결과를 중첩하여 응답을 구하면,

이다. 어떤가? 간단히 설명하자면, Op Amp. 양단 입력 차만 증폭하는 차분 증폭기의 성질과 Ref. 핀을 이용하여, 불완전 접지로 발생하는 전압을 제거하는 것이다. Ref. 핀을 잘 활용하면, 불완전 접지로 인해서 야기된 전압을 차분 증폭기 양 입력단에 똑같이 전달하기에 차분 과정에서 없어져 버리는 것이다.
이제는 Sense 핀의 활용방법을 알아보자. 그림 7-6을 보자. RL이 멀리 떨어져 있다. 책이 좀 더 컸으면 실감나도록 멀리 그렸을 것인데, 좀 아쉽지만, 많이 멀다고 해보자. 멀리 떨어진 장치 등을 구동하는 예가 되겠다.

그림 7-6. 멀리 떨어진 부하를 구동하는 예

그림 7-6에서 R1과 R2가 각각 1K옴 및 10K옴이라면, RT를 고려하지 않은 이득은 10배이다. 이제 RT를 고려해보자. 도선이 제법 길어서 RT가 100옴이나 된다고 해보자. 그리고, RL 또한 100옴이라고 한다면, 그림 7-6 회로 전체의 이득은 5배에 불과하다. 즉, 도선에 의해서 Loading Effect가 심각하게 발생한 것이다. 그림 7-7에 도선의 저항까지 고려한 등가회로를 그려놓았다.

그림 7-7. 도선 저항을 RT로 모델링한 등가회로

그림 7-7 회로가 애초 계획했던 시스템 전체 이득 10배를 달성하려면 R2를 20K옴으로 바꿔주면 되겠는데, 문제는 도선의 저항이 얼마인지 정확히 모른다거나 시간에 따라 변한다거나 한다면 어떻게 해야 할까? 그렇다고 포기할 수는 없는 노릇이다. 이럴 때, Sense 핀이 필요하다.
그림 7-6 회로를 그림 7-8 회로처럼 꾸며보자. RT에 의해서 출력 저하가 발생한다는 점, 즉, Loading Effect가 발생한다는 점 잘 아시리라 본다. 원치 않는 바다. 어떻게 극복 할 수 있을까? 저항 값이 작은 도선을 사용하는 것은 비현실적일 수도 있기에, Sense 핀을 이용하여 이를 극복한다. 다음 회로를 보자.

그림 7-8. Sense 핀을 이용한 무손실 장거리 부하 구동 예

그림 7-8 회로는 Sense 핀의 의미가 확 다가올 법한 회로다. 목표 지점의 전압을 감지하여 피드백 시키는 역할을 Sense핀이 한다. 전체적으로는 차분 증폭기를 꾸며야 하기에, Sense 핀으로부터 Vout 지점까지, 그리고, Ref. 핀부터 부하의 접지 지점까지는, 그림 7-8처럼 동일한 도선으로, 똑같은 길이로, 회로를 구현해야 한다. 이렇게 되면, R2는 R2 + RT가 되어 우리가 흔히 보는 차분 증폭기가 된다. 그림 7-9 회로가 등가회로다.

그림 7-9. 그림 7-8의 등가회로

그림 7-9와 같은 회로가 형성이 되면, 도선의 저항은 Op Amp. 출력 저항으로 바뀌게 된다. 따라서, 원거리에 대한 출력 전압 저하 우려도 싹 가시게 된다. 반대로, 도선의 저항만큼 R2가 커진 형국이기에 전체적인 이득은 조금 커진다. 필요하다면, Ref. 핀을 부하 쪽 접지가 아닌, 가까운 쪽 접지에 물려도 된다.

Ref. 핀의 또 다른 사용 예가 있다. Ref. 핀에 가변 저항을 달아 조절하면 출력 신호의 오프셋(Offset) 을 조정할 수 있다. 하지만, 고 신뢰성 제품이나 양산 제품에 가변 저항을 사용하는 것을 무척이나 좋아하지 않는 필자이기에 내용에서 빼버렸다. 궁금하신 분은 TINA로 차분 증폭기의 + 입력단에 연결된 R2 저항을 Control Object로 설정하여 값을 바꿔가며 시뮬레이션 해보시기 바란다. 출력 오프셋이 달라짐을 확인할 수 있을 것이다.

다음 시간에는 마지막으로 8. 단전원(Single Power Supply) 조건에서 Op Amp. 구동과
9. Fully Differential Op Amp. (FDA) 대하여 살펴보도록 하겠습니다.

[20호]아날로그필터와 OPAMP Op Amp. 사용설명서 PART 1

디바이스마트 매거진 — Fri, 30 Aug 2013 06:38:36 +0000

아날로그필터와 OPAMP

Op Amp. 사용설명서 PART 1

글 | (주)싱크웍스 백종철

이 글에서는 능동 필터의 핵심 소자로 사용되는 Op Amp.에 대한 내용을 다룬다. 쓰다 보니 양이 너무 많아져서, 취사 선택을 해야만 했다. 첫번째 기준으로는 FilterPro 사용에 있어서 부족함이 없도록. 둘째는, 현장에서 흔히 놓치는 Op Amp.의 중요한 성질들을 확실히 다루자 라는 것이었다. 아울러 실제 부품을 사용했을 때 발생 가능한 현상들을 TINA를 통해서 확인하는 과정을 곳곳에 배치했기에, 현 업무에 직접적으로 도움이 될 것이다. 마지막으로는, 최근 들어 주목받고 있는 FDA(Fully Differential op Amp.)를 다뤄봤다. 막상 별다를 바가 없다는 것을 이해하실 수 있을 것이다.

1. Op Amp. 실제 부품의 이해와 핀 설명

그림 1-1은 TINA에서 사용되고 있는 이상적인 Op Amp. (연산 증폭기)와 실제 Op Amp.의 핀을 보여 주고 있는데 일반적으로 이렇게들 사용하고 있다.

그림 1-1. TINA에서의 Op Amp. 라이브러리 좌. 이상적인 Op Amp. 우. 실제 부품

Ideal Op Amp의 경우, DC 전원 관련 핀을 생략하고 있기에 통상 세 개의 핀으로 Op Amp.를 구성한다. 우측의 TLC2274는 저전압용 Op Amp.로 만만하게 쓰이는 제품이며 Texas Instruments 사에서 공급한다. 전원 공급핀이 추가되어 핀이 총 다섯개다. 일반적인 경우다. 어떤 Op Amp. 들은 단일 Op Amp. 이면서도 7핀이나 9핀까지도 가지고 있는 것들도 있다. 이런 것들은 차츰 알아보기로 하고 우선은 5핀 표준 부품을 가지고 설명을 시작해보겠다. 먼저 Op Amp.를 이용할 때 가장 많이 쓰는 증폭 회로를 살펴보면서 핀에 담겨 있는 심오한 내용을 이해해 보도록 하자.

그림 1-2. TLC2274로 꾸민 반전증폭기

그림 1-2의 회로는 TLC2274 Op Amp.로 입력신호를 10배 증폭하면서, 출력신호의 위상이 입력신호와 180도 차이나는 반전 증폭기를 만든 것이다. 10배를 증폭한다면, Peak To Peak 전압, 즉, Vpp가 100V 인 정현파를 인가하면, 1,000Vpp 정현파가 만들어진다. 맞나? 일단은 너무 큰 것 같다. 앞서 TLC2274는 저전압용 Op Amp.라고 했는데, 100Vpp와 1000Vpp는 너무 큰 것 같다. 눈치 빠르신 분은 그림 1-2 회로에서 TLC2274에 공급된 전원이 +/-5V 이기에 출력 전압이 이 범위를 벗어날 수 없음을 잘 아실 것이다. 하지만, Op Amp.를 낯설어 하시는 분들도 계실 것이다. 그래서, TLC2274의 주요 규격부터 살펴보았다. TLC2274의 제품 설명서를 구하기 위해서 www.ti.com 을 방문 후 검색했다. 해당 제품 페이지를 찾아, 상단부를 캡쳐하여 그림 1-3에 옮겼다.

그림 1-3. TLC2274 제품 웹 페이지

TLC2274 라는 부품명이 선두에 보이고, 바로 아래줄에 ‘(Active)’라는 말로 현재 생산중임을 알려주고 있다. 이어서 ‘Quad Low-Noise Rail-to-Rail Operational Amplifier’ 라는 문구가 보이는데 제품의 주요특징을 압축해서 잘 알려주고 있다. Quad라는 말은 한 패키지에 Op Amp.가 4개 들어있다는 얘기다. 그렇다면, 이 패키지의 총 핀 수는? Op Amp.당 5개가 필요하니, 총 20개가 될 터인데, 전원 핀을 공유한다면 14핀이면 해결 가능하다. 실제 14핀 SOIC, 14핀 TSSOP, 14핀 PDIP, 14핀 SO 패키지등으로 공급되고 있다. ‘Low Noise’ 라는 말은 받아들이기는 쉬우나, 정말로 얼마만큼 Low Noise인지는 판단하기가 무척 어렵고 그 안에 녹아든 기술 또한 이해하기가 만만찮다. 이 절에서는 부품을 사용하는 입장에서 Low Noise 여부를 가늠할 수 있는 지표들을 설명하도록 하겠다. 이어서 ‘Rail-to-Rail’ 이라는 용어가 나왔는데, 중요한 용어다. 일단은 저전압용 시스템에 적절한 전원 회로를 탑재하여, 낮은 전압에서 최대한 출력 신호 진동을 보장한 방식이라고만 이해해두자. 3 절에서 정밀하게 다루고 있으니, 조금만 기다려 주시기 바란다.

이어서, 고객들 평점과 평, 그리고 몇몇 아이콘들이 있고, 바로 밑에 Datasheet, 즉, 제품 설명서가 보이면서, 받아 보실 수 있도록 링크를 걸어 놓았다. 제품 설명서 이름은 ‘TLC227x, TLC227xA : Advanced LinCMOS Rail-to-Rail Op Amps (Rev.G)’ 라고 되어있다. 함축적 설명이다. 풀이하자면, TLC227x에서 x는 계열을 의미하는 것으로 이 계열에는 TLC2272와 TLC2274가 있다. 2272는 한 패키지에 Op Amp.가 2개 있는 것을 말한다. 이 패키지의 핀은 몇 개 일까? 그렇다. 전원을 공유하다 보니 8개이다. ‘Advanced LinCMOS’는 Texas Instruments사가 자랑하는 아날로그 반도체 제조 공정 중에 하나를 의미한다.

이어서 Description 항목이 나온다. 여기에서는, 주요 특징을 몇몇 문단에 걸쳐 설명하는데 사실 온갖 자랑이다. 여기에 혹해서는 안되고, 정말로 제대로 된 자랑인지는 제품 설명서를 봐야 하는데, 주목해야 할 부분은 ‘CMOS’ 라는 용어다. CMOS는 Complementary Metal Oxide Semiconductor의 앞머리 글자로 주로 상보성 금속 산화물 반도체 라고 옮기는데 필자도 이해가 어렵다. 갸우뚱! 무엇보다도 한자로 옮긴 말에는 중요한 정보 하나가 누락되어 있다. CMOS FET(Field Effect Transistor)로 그냥 옮겨 쓰는 것이 더 나을 듯 하다. 즉, 이 Op Amp.는 N형 MOS FET 와 P 형 MOS FET로 구성된 FET형 Op Amp.다. Op Amp는 BJT로 구성되기도 하고, FET로 구성되기도 하고, BiCMOS (BJT+CMOS)로 만들어지기도 한다. 초기의 Op Amp.는 BJT로 만들어 졌는데, 최근 들어서 CMOS로 된 Op Amp.가 널리 보급되고 있다. 각각의 장단점이 있는데, 범용으로 쓰기에는 어떤 것을 써도 큰 차이 없다. 반도체 회사들이 알아서 잘 만들고 있다. 다만, CMOS 공정이 BJT 공정보다 상당히 간단한 편이고, 대부분의 디지털 회로들이 CMOS 공정으로 만들어지기에 Op Amp. 도 CMOS로 만들어가는 추세다. 일반적으로는, BJT로 구현된 Op Amp.가 FET로 구현된 Op Amp보다 전반적인 성능이 우수하다고 평가되지만, FET로 구현된 Op Amp.가 우세한 부분도 더러 있다. 바로 입력 임피던스 항목이 그 중 하나인데, 왜냐면, FET의 경우, 입력 단자로 쓰이는 Gate단과 전류가 흐르는 Source-Drain간의 채널 사이가 절연이기 때문이다. 실제로 TLC2274의 입력 임피던스는 10^12 옴 = 100만메가 옴 = 1천기가 옴 = 1테라 옴이다. 무지하게 크다. 참고로 Op Amp.의 산 조상격인 uA741 Op Amp.의 입력 임피던스는 2M옴에 불과하지만, 작다고 할 수는 없는 편이다. 따라서, 특별한 경우가 아니라면, CMOS건 BJT건 구분없이 사용해도 된다. 중요한 것은 CMOS냐 BJT냐 하는 것보다는 세부 규격이다. 단, 5절에서 설명하는 Loading Effect 때문에 큰 입력 임피던스가 필요하다면 당연히 CMOS로 구현된 Op Amp.가 적합하다. 이어서 ‘Feature’ 부분이 보인다. Op Amp. 선택 시 먼저 이 부분을 자세히 살펴보고 궁합을 따져본 후 맞겠다 싶으면 제품 설명서를 탐독해야 한다.

그림 1-4. TLC2274의 주요 특징

먼저, Output Swing Includes Both Supply Rails 라는 항목이 나오는데, 앞서 언급한 Rail-to-Rail 특성을 말한다. 4.3절까지 보류 해 두자. 이어서, Low Noise 항목이 나온다. 9nV/ Hz라고 수치로 명시하고 있는데, 감이 잘 안 온다. 일단, 9nV라고 하니 무지하게 작은 것 같다. 단위가 좀 특이하다. 9nV/ Hz라니? 주로 전자 부품 자체에서 발생하는 Noise를 알려주는 지표이다. 다시보니, 1KHz에서 9nV Hz 라고 명시하고 있다. 이를 총칭해서 1/f 노이즈라고도 한다. 엄밀히 말하면, 1/fα 노이즈라고 한다. TLC2274 특징에서는 α=0.5인 경우인데, 이게 정수가 아니면, Fractal 현상을 보이기에 Fractal Noise 라고도 한다. α=1이면 Pink Noise, 혹은 Flicker Noise 라고도 한다. 741 Op Amp.는 이 값이 어느 정도될까 궁금하여 찾아보니 없다. 인터넷을 여기저기 뒤져보니 100nV Hz수준인 듯한데, 확실한 비교를 위해서 LM2902를 찾아봤다. 35nV Hz이다. 확실히 TLC2274가 작다. Low Noise다. 하지만, TLC2274가 LM2902보다 5배 넘게 비싸다는 것은 함정.

다음으로, Low Input Bias Current가 통상 1pA 라고 말한다. 이는 CMOS로 구현되었기에 가능한 수치다. 입력 임피던스가 1테라 옴이라서 가능한 수치다. 이어지는 두 항목은 Rail-to-Rail을 설명할 때 다루기로 하자. High Gain Bandwidth가 통상 2.2MHz 라고 한다. High Gain-Bandwidth라, 이런 용어는 없다. 아마 뒤에 말이 생략된 듯 하다. 복구하자면, High Gain-Bandwidth Product일 것이다. 실제 DataSheet를 살펴보면, Gain-Bandwidth Product 항목으로 +/-5V 전원으로 동작할 경우, 2.25MHz 라는 값이 나온다. 증폭기를 다룰 때 있어서 대역폭(Bandwidth)는 어느 주파수 신호까지 증폭할 수 있는지를 알려주는 매우 중요한 지표로, Gain-Bandwidth Product 항목은 증폭비 1배를 기준으로 할 때, 2.25MHz까지는 1배 증폭이 가능하다는 얘기다. 2배 증폭을 원한다면, 대역폭이 반으로 줄어든다. 10배 증폭을 원한다면, 225KHz 까지로 제한된다. 이게 그 유명한 ‘Gain-Bandwidth Product Rule’ 이다. 모든 증폭기는 이 규칙에 지배된다. 즉, 이득과 대역폭의 곱은 일정하다라는 규칙이다. 앞서 말한, 2.25MHz를 단일 이득 대역폭 주파수 (Unity gain bandwidth frequency)라고 말한다. 그런데 이 수치가 공급 전압에 따라 변하고, 온도에 따라 변한다는 점을 명심해야 된다. 그래서 제품 설명서에는 반드시 다음과 같은 그래프가 있으니 두 눈 부릅뜨고 유심히 읽어야 한다.

그림 1-5. TLC2274의 공급전압과 온도에 따른 Gain-Bandwidth Product 그래프

그림 1-5의 좌측 그래프는 공급 전압에 따른 그래프다. 그 차이가 그렇게 크지는 않지만, 공급 전압이 낮을수록, Gain-Bandwidth Product 수치는 낮아진다는 점에 주목해주시길 바란다. 우측은 온도에 따른 수치다. 2.25MHz 수치는 대략 0도에서 측정된 수치인 것이다. 주위 온도가 50도 정도 된다면 2MHz 이하로 떨어진다. 광대역 신호를 다루는 경우에는 정말로 주의해야 한다. 75도에서는 1.8MHz 에 불과하다는 점. 많이들 놓치는 부분이다. 그래서, 이 책에 특별히 실었다.

다음은, Slew Rate 항. 이 항은 Gain-Bandwidth Product 항과 밀접한 관계가 있다. Gain-Bandwidth Product 수치가 높을수록 Slew Rate는 높다. 단위가 의미하듯이, 1usec 동안에 출력이 통상 3.6V 상승할 수 있는 능력을 갖췄다는 얘기인데, 요즘은 수십V/usec의 Slew Rate을 가진 Op Amp.도 수두룩하다.

다음 항목으로 Low Input Offset Voltage 라는 항목이 나와 있는데, 25도 상온에서 950uV 라고 한다. 과연 적은 값일까? 단위를 달리 하면, 0.95mV다. 크게 느껴진다. Low 라니. 사기… 일단 Input Offset Voltage가 뭔지부터 알아야겠다. Op Amp.의 두 입력단, 즉, +/- 입력단을 저항이 0인 도선으로 연결했다면, 출력은 0 이어야 한다. 그런데 0V가 아니다. 심각하다. 출력을 0으로 만들기 위해서 별도의 DC 전압을 인가해보니 출력이 0이 되더라고 한다면, 추가한 전압을 Input Offset Voltage 라고 한다. 주된 원인은 Op Amp. 입력단 차동 증폭기에 쓰인 트랜지스터가 기하학적으로나, 도핑 농도적으로나 동일하지 않기 때문인데, 요즘은 정밀 제조 기술 덕에 이 값이 많이 줄어들었다. 따라서, 950uV는 결코 작은 값이 아니다. Texas Instruments사는 자사 제품군들 중에 Input Offset Voltage가 500uV이하인 것들을 Low Input Offset Voltage 제품군으로 구분하고 있다. Texas Instruments사의 OPA4727이라는 제품을 보면, TLC2274처럼 CMOS로 구현된 4개의 OP Amp.를 내장하고 있다. 가격은 TLC2274에 비해 1.8배쯤 되지만, Input Offset Voltage가 통상 15uV에 불과하다. 놀랍지 아니한가? 이 정도는 되어야 Low Offset Input Voltage라고 말할 수 있겠다. OPA 계열이 한 성능한다. 최근에 나온 제품일수록 Input Offset Voltage 값이 작다. 왜냐면 정밀생산 기술이 발전하고 있기 때문이다. OPA4727, 기억해둘 만한 부품이다. 적당한 가격에, Gain-Bandwidth Product가 20MHz나 되며, 입력 임피던스가 0.1테라 옴이며, 저전력이기 때문이다. HiFi 오디오에 더러 쓰이는 뛰어난 제품이기도 하다. 이어서 Macro-model Included라는 말은, TINA에서 사용할 수 있는 Spice 라이브러리가 제공되고 있다는 것을 의미한다. 다음 그림처럼 제품 페이지 우측상단에 링크되어 있다.

그림 1-6. TLC2274 의 개발자 지원 항목

TINA와 같은 시뮬레이션 프로그램용 라이브러리가 제공되고 있으며, 필터 디자인 소프트웨어도 지원하며, 이 Op Amp. 의 성능을 직접 평가해볼 수 있는 키트류도 제공하고 있다는 것을 알려주고 있다.

이어지는 항목은 ‘TS27x나 TLC27x 보다 개량된 제품이기에 이것들 말고, TLC227x를 사용하세요.’ 라는 말을 전하고 있다. 새로 나온 제품이 대체로 성능도 좋고, 가격도 싸다. 따라서, 신제품을 열심히 찾고 골라야 한다. 단, 일부 회사 제품의 경우, 제품 설명서에 나와있는 규격과 동떨어진 성능을 보이는 경우도 있기에 주의해야 한다. 반드시 평가를 해보고 사용해야 한다. 필자가 경험한 제품과 해당 회사들을 소상히 밝히고 싶기도 한데, 그 사이에 개선을 했었을 수도 있으니 참겠다. 몇 번의 평가 실험을 했는지 모른다. 분하다. 참고로 Texas Instruments사 제품에는 이런 경우가 없었다. 경험상으로는, 제품 설명서에 오실로스코프와 같은 계측기 측정 화면을 직접 캡쳐해서 제품 규격을 설명하는 경우, 좋은 결과를 보여주는 듯 하였다. 그만큼 자신있다는 의미인 듯. 참고하시길…
마지막은 여러가지 변형 제품들이 있음을 소개하는 문구들이다. 전장품 온도 규격(Q Temp.)을 만족하는 제품, Op Amp. 전원을 차단하는 핀이 있는 제품등이 있음을 알려주고 있다.

2. Op Amp.의 전원 공급과 전류의 흐름

다시 한번 짚고 넘어가자. 그림 1-1처럼, 실제 Op Amp. 부품은 다섯개 이상의 핀으로 구성되어 있다는 것을 기억하자. 그런데 몇 개의 핀이 있다고 한 들, 아무리 찾아봐도 접지 핀은 없다. 이게 무슨 말이냐 하면, 다섯개의 핀을 가지는 Op Amp. 라고 할 때, 다섯개 핀들 중에서 접지와 연결하는 핀은 존재하지 않는다 라는 것이다. 그림 1-2를 다시 가져와서 보자.

그림 2-1. 다시 보는 그림 1-2

그림 2-1 회로에서 Op Amp.를 잘 보시라. + 입력단 핀, – 입력단 핀, 출력단 핀, + 전원단 핀, 그리고, – 전원단 핀, 이렇게 다섯개 핀만 있다. Op Amp. 본체에는 접지와 연결하는 핀이 없다. 주의. 그림 2-1에서 + 입력단에 접지를 연결한 것은 + 입력단에 접지를 입력시킨 것. 즉, 0V를 + 입력단에 입력시킨 것임을 이해해야 한다. 이렇게 얘기할 수는 있다. Op Amp.를 단전원(Single Power Supply)용으로 사용할 경우, 예를 들어, +5V 만을 단독으로 사용할 경우, 그림 2-1 회로에서 Op Amp.의 V- 핀은 접지에 연결된다. 하지만, 이거는 V- 핀이 0V에 연결된 것이고, Op Amp. 자체에는 접지와 연결하는 핀이 없다라는 점을 명확히 이해해야 한다.

Op Amp.는 접지를 필요로 하지 않는가? 예를 들어, 그림 2-1 회로에 +/-5V를 공급했다고 하자. 접지는? 접지는 어디에? 일반적으로 대칭형 전원을 공급하게 되면, Op Amp. 내부에 0V가 생긴다. 이것을 가상(Virtual) 접지라 한다. 0V가 생성되는 이유는 Op Amp. 내부 회로가 대칭형으로 설계되었기 때문이다. 이 대칭성에 문제가 생기면 Input Offset Voltage가 생길 수도 있는 것이다. 하지만, 대칭 전원이 아니더라도 가상 접지 생성에는 문제가 없으니 안심하셔도 된다. 만약, V+ 가 3.3V에 연결되고, V-가 -5V에 연결된다면 어떤 일이 벌어지는지 실험을 통해서 살펴보자. 100mVp, 1KHz 정현파 (DC offset은 0V)와 200mVp, 1KHz 정현파를 각각 인가하여 실험을 해보자.

그림 2-2. V+에는 3.3V, V-에는 -5V를 인가한 Op Amp.의 출력 파형

그림 2-2는 TINA의 오실로스코프 화면을 캡쳐하여 옮긴 것으로 DC를 차단하지 않고 있는 그대로 Y축 스케일만 조정하여 화면에 잘 나오도록 하였다. 각각의 그림에서 큰 진폭의 정현파가 출력 파형이다. 전원이 비대칭으로 공급되었음에도 불구하고, 그림 2-2의 좌측 그래프를 보면 출력신호가 0V를 기준으로 아래 위로 아름답게 진동하고 있다. 우측 그래프를 보면 역시 0V를 기준으로 진동을 하는데, 상반구 쪽에서 잘리는 현상이 관찰된다. 비대칭 전원을 공급해도 기준점 0V에는 변화가 없고, 출력 신호의 진동폭에서만 차이가 난다. 이 이유는 Op Amp.를 구성하는 회로를 살펴보면 쉽게 이해할 수 있기에 다음절로 좀 미루자. 다음 절에서 트랜지스터 레벨의 설명을 간단 명료히 다루고 있으니, 위 실험 결과를 토대로 증폭기의 AC 특성을 해석하는 데 있어서 DC 전원단은 전혀 고려하지 않아도 되는구나 하고 넘어가자. Ideal Op Amp.에 DC 전원 공급 회로가 없는 이유이기도 하다. 하지만, 그림 2-2의 우측 그림을 보면, 상반구에서 정현파가 잘린 것을 확인할 수 있다. V+가 3.3V이기에 3.3V 이상을 표현하지 못하기 때문이다. 그렇다면, 0.5Vp, 1KHz 정현파를 입력한 후 출력에 어떤 변화가 있는지 살펴보자. 그림 2-1의 회로는 반전 증폭기로 증폭비는 10배이다. 따라서, 출력으로는 5Vp, 1KHz 정현파가 나와야 한다. 회로에 대한 자세한 설명은 다음절에서 시작한다.

그림 2-3. 0.5Vp, 1KHz 정현파를 입력한 경우, 입력과 출력파형

그림 2-3을 보라. 상반구 뿐만이 아니라 하반구도 좀 잘렸다. 잘린 부위의 전압을 읽어보면, 각각 3.19V와 -4.83V 정도로 측정된다. 공급전압은 각각 +3.3V와 -5V인데, 출력전압은 이에 못 미친다. Op Amp. 세계의 어휘로는 출력 Swing 폭이 공급 전압에 못 미친다. 라고 표현하는데, 이 정도면 사실 굉장히 우수한 편이다. TLC2274가 Rail-to-Rail Input Output(RRIO) 구조이기에 가능한 결과다. RRIO가 뭔지는 3절에서 확인하도록 하고 먼저 그 특성을 확인해보자. RRIO 방식을 채택하지 않은 Op Amp.와 출력을 서로 비교해보면 차이를 확인해볼 수 있을 것이다. 널리 쓰이는 LM2902를 비교대상으로 선정했다. 각각 그림 2-1 회로처럼 꾸며놓고, +/-5V 전원을 공급했다. 이어서, 0.5Vp, 1KHz 정현파를 인가한 후 출력파형을 측정하였다. 그림 2-4를 살펴봐주시기 바란다. 좌측이 LM2902의 출력이고, 우측이 TLC2274의 출력이다.

그림 2-4. LM2902와 TLC2274의 출력 진동폭 비교

그림 2-4를 보니, LM2902의 경우 상반구에서 좀 더 심하게 잘렸다는 것을 확인할 수 있다. 각각의 상한치와 하한치를 측정해보니, LM2902는 4.01V와 -4.92V로 측정된다. TLC2274는 +/-4.82V로 측정된다. LM2902의 스윙(Swing)폭은 혹은 진동폭은 8.93V이고 비대칭이며, TLC2274의 스윙폭은 9.64V이며 대칭이다. 일단 스윙폭은 TLC2274가 더 넓다. 만약 하반구쪽 신호만 있어도 충분하다면, LM2902가 더 우수하다고 할 수 있다. Envelope Detector(포락선 검출기)처럼, 하반구나 상반구, 반쪽만 있어도 되는 그런 분야도 있지만, 일반적으로 상/하반구 모두 온전한 출력을 필요로 하는 경우가 대부분이다. 이때, RRIO방식을 채택한TLC2274는 잘림 정도가 대칭이고, 스윙폭이 더 크기에 보다 적절하다고 하겠다. 세부적으로는 RRI(Rail-to-Rail Input) 방식이 있고, RRO(Rail-to-Rail Output) 방식도 있으며, RRIO도 있다. RRIO를 쉽게 설명하기 위해서는 회로 레벨까지 내려가야 하는데, 이렇게 되면 트랜지스터 원리까지 설명해야 해서 걱정이 제법 된다. 트랜지스터가 싫어서 Op Amp.를 사용하시는 분들도 계실텐데, 트랜지스터 없이 RRIO를 설명하자니, 내공이 딸려서, 부득이 트랜지스터를 조금 빌려서 설명을 했다. 트랜지스터에 대한 언급을 최대한 자제한 채, 회로만 가져다 놓고 설명을 했으니, 조금만 참고 다음 절을 읽어봐 주시기 바란다. 개념만 이해하면 된다. Op Amp.를 선택하는데 있어서 꽤나 유용하게 쓰이니 꼭 다음 절을 읽어봐 주시기 바라며, 이제는 Op Amp. 내부에서 이뤄지는 전류 흐름에 관해 얘기해보자.

그림 2-1 회로로 돌아가서 전류가 어떻게 흐르는지 고찰해보자. Op Amp. 의 궤환(Feedback)을 담당하는 R2 100K 옴 저항에서의 전류 흐름을 한번 생각해보자. 출력단에 부하는 안 걸려있다. 지금 이 순간 R2에서의 전류 방향은 오른쪽이다 라고 가정하자. 그렇다면, 이 전류의 최종 종착점은 어디인가? 다음 순간에 R2에서의 전류 방향이 왼쪽으로 바뀌었다면, 어디로부터 전류가 나와서 R2에다가 왼쪽 방향 전류를 만들어 내는가? 만들어 낼 곳이 Op Amp. 밖에 더 있는가? Op Amp.는 DC 전원단으로부터 에너지를 공급받아 출력 신호를 생성해낸다. 이 부분이 커패시터나 인덕터와 다른 부분이다. 그래서, 능동(Active) 소자라고 한다. 발산의 위험도 있다. 그림 2-5를 보자.

그림 2-5. Op Amp.에서 전류의 흐름

그림 2-5회로를 보면, Op Amp. 가 전력을 소비하는 과정을 떠올릴 수 있을 것이다. V+ 전원 핀에서는 전류를 공급하고, V- 전원 핀에서는 빨아들인다. 이 과정에서 전력이 소비되는 것이다. 전원 핀이 생략된 이상적인 Op Amp. 만을 놓고, 그림 2-5와 같은 전류의 흐름을 생각하기는 솔직히 쉽지 않다. 초보 엔지니어에게 R2에 흐르는 전류는 어디로 가는가 하고 물어보면 대부분 머뭇머뭇 한다. 이러한 내용을 충분히 이해하고 있다는 가정하에 이상적인 Op Amp.를 만들어 놓은 것인데, 가정이 제대로 성립되지 못한 엔지니어들한테 Op Amp.에 관한 내용을 주입했다가는 사상누각 사태가 벌어질 수도 있는 것이다. 이번 기회에 기본을 확실히 해두도록 하자.

3. Rail to Rail Input Output(RRIO) 방식의 장점

최근 들어, 저 전압용으로 개발되는 Op Amp.는 거의 다 RRIO 방식을 채택하고 있는데, 이 RRIO 방식을 단순히 출력 진동폭을 최대화 할 수 있는 구조 정도로 받아들이고 넘어가기에는 좀 찝찝해서 이 절을 준비했다. 왜 그런지 이해하기 위해서는 트랜지스터 수준에서의 회로 설명이 필요한데, 트랜지스터에 관한 설명은 최대한 억제한 채, 최대한 이해하기 쉽도록 각고의 노력을 기울여서 설명하였으니, 찬찬히 읽어봐 주시기 바란다. 일단, LM2902처럼 RRIO 방식이 아닌 일반적인 Op Amp.의 입력단 회로를 간략히 그려서 그림 3-1에 올려두었다. 모든 Op Amp. 에는 Voltage Rail 이 있다. 보이는가? 그림 상단에 +DC 전원 공급단 +Vs가 보이고, 하단부에는 -DC 전원 공급단 -Vs가 보인다. 이게 Op Amp. 전체 회로에 공급되는 전원이기에 전체 회로도를 그리면 마치 기차 레일처럼 길게 늘어진다. 그래서 Rail이다. 그렇다면, Rail-to-Rail은 무슨 말인가? LM2902에도 Voltage Rail이 있는데, RRIO 방식이 아니라고? 궁금해요? 궁금하시면, 계속 읽어 나가보자.

상단부 전원단 바로 아래에 전류원 Is가 보이고, 하단부에는 전류원이 없고 부하저항 RL1과 RL2만 보인다. 예를 들어, RL1이나 RL2에 전류가 거의 흐르지 않는다면, RL1과 RL2에서 전압 강하가 거의 없기에, Vo1이나 Vo2는 -Vs가 된다. 즉, Vo1이나 Vo2가 down to the bottom voltage rail 이 된다. 반대로 전류가 많이 흐르는 경우를 고려해보자. 전류가 많이 흐르면, RL1이나 RL2에 전압강하가 많이 발생한다. 흐르는 전류를 각각 I1과 I2라고 한다면, Vo1은 -Vs + I1RL1 이 된다. 이 값이 아무리 커진다고 한들 +Vs에 미치질 못한다. 왜냐면 Q1과 Q2에서 전압 강하가 발생하고, 전류원 Is에서도 전압강하가 발생하기 때문이다. 이런 구조로 인해서 그림 2-4의 좌측에서 보듯이 Op Amp. 출력 신호 상반구에서 심한 왜곡을 보이는 것이다. 비 RRIO 구조의 출력 특성이다.

그림 3-1. LM2902의 입력단 구조

다음은 RRI(Rail-to-Rail Input) 구조이다. 구조가 조금 복잡하지만 전부 다 이해할 필요는 없다. RRI 방식을 이해하는데 도움이 될만한 부분이 있어서 그려본 것 뿐이다.

그림 3-2에서 Q1 ~ Q4는 트랜지스터다. 트랜지스터 그림에서 화살표가 그려진 단자를 에미터(Emitter)라고 한다. Q3와 Q4 에미터에는 RE3와 RE4저항이 달려있다. 그런데, 전류원 Is의 상부측이 RE3 및RE4의 상부측과 똑같이 +Vs에 묶여 있기에 트랜지스터의 에미터 전압이 +Vs까지 상승할 수 있다. 오호라, 전류원에 의한 전압 상승 제한폭이 사라진 구조구나 하는 것을 알 수 있다.

그림 3-2. RRI 구조

RC1과 RC2가 달려있는 트랜지스터의 단자는 컬렉터(Collector)라 한다. 나머지 단자를 베이스(Base)라고 하는데, 베이스에 입력된 전류가 증폭이 되어서, 에미터와 컬렉터 사이에 흐른다. 이 구조가 좌우로도 대칭이지만 아래 위로도 대칭이다. 왠지, TLC2274의 출력 신호가 대칭인 이유가 여기에 있는 것도 같다. (사실은 출력 회로까지 상하로 대칭이어야 하는데, 어쨌든 냄새가 좀 난다.) 그림 3-2회로 역시 출력 신호는 컬렉터에서 취하고 있다. 출력 신호가 위쪽으로 커질때면, 오로지 트랜지스터에서 발생하는 전압 강하(에미터와 컬렉터 사이의 전압)에 의해서만 제한을 받는다. Is에 의한 영향은 사라졌기에, 진동(Swing)폭이 좀 더 늘었다. 이는 RRI(Rail-to-Rail Input) 방식의 장점으로 비 RRI 방식에 비해 입력 신호를 좀 더 크게 받아들일 수 있다. 다시 말해, Op Amp.의 입력 신호를 작게 만들 필요가 줄어든다는 얘기다.
출력의 경우는 입력과 상황이 조금 다르다. 트랜지스터에 의한 전압 강하 때문에 진정한 RRO 방식을 만들기 어렵기에, RRO 방식이든 아니든 최대한 진동폭을 키우기 위해 나름대로 많은 애를 쓰고 있다. 이중에서 널리 쓰이는 두 가지 방식을 비교해보도록 하겠다.

그림 3-3. Op Amp. 출력단 비교

그림 3-3의 좌측 회로는 아주 널리 쓰이는 Class AB 급 증폭기, 즉, Push-Pull 방식 증폭기로 Op Amp. 출력단에 널리 쓰이는 대표적인 회로이다. HiFi 오디오에도 많이 채용되는 방식이며, LM2902도 채택한 방식이다. 이 방식의 장점은 출력 임피던스를 매우 작게 만들 수 있다는 점이다. 단점은 출력 신호의 진동 폭이 트랜지스터(Q1, Q2) 와 저항(R1, R2)에 의해 제한되어 그다지 넓지 못하다라는 점이다. 이걸 극복한 것이 우측 회로인데, 트랜지스터의 극성이 좌측과 다르다 라는 점에 주의해야 한다. 이 방식은 출력 스윙폭을 극대화할 수 있지만 출력 임피던스(BJT의 경우 )가 그다지 적지 않다는 단점이 있다. 또 다른 단점으로는, 출력 전류가 점점 높아지면 트랜지스터의 컬렉터와 에미터 사이 전압도 점점 커져서 출력 신호 진동의 궁극 목표인 Rail-to-Rail, 즉, V+에서 V-까지의 스윙에서 멀어진다. TLC2274는 FET로 구현된 Op Amp.이기에 출력단 역시 FET로 구현되어 있다. 그림 3-3 우측 회로에서 상단 트랜지스터가 PMOS(Positive Metal Oxide) 트랜지스터이고 하단 트랜지스터가 NMOS(Negative) 트랜지스터로 구현되어 있다. 이 경우가 좀 더 RR스럽다. 왜냐면, MOS 트랜지스터의 채널 저항을 BJT의 출력 저항보다 훨씬 작게 만들 수 있기 때문이다. 하지만, 이것 역시 출력 전류가 커지면 채널간 전압 강하도 커지기에 Rail-to-Rail의 목표에서 벗어난다. 현재까지는 RRIO 방식이 최대의 출력 신호 진동폭을 보장하기에, 특히, 저전압 시스템에서는 RRIO 방식을 채택한 Op Amp.가 사실상 필수 선택이다. 그렇지 않을 경우, 신호의 진동폭이 제한되어 버려서 비싼 돈주고 고른 ADC등에서 분해능 손실을 톡톡히 치르게 된다. RRIO, 꼭 명심하자.

마지막으로 다음 그림을 보고, RRIO 방식 이해를 마무리 짓도록 하자. 그림 2-1의 회로와 동일한 회로를 꾸며놓고, V+에는 3.3V를 걸고, V-에는 0V를 걸었다. – 입력단에는 0.165Vp, 1KHz 정현파를 인가하였다. + 입력단에는 적절한 DC 오프셋(Offset) 전압을 인가하여, 출력 신호가 1.65V를 기준으로 진동하도록 만들었다. DC 오프셋을 인가하는 방법은 4.8절에서 자세히 다루니 지금은 단순히 잘 인가했구나 라고 생각하자. 그림 2-1 회로의 증폭비는 10배이다. 이상적인 Op Amp.라면, 1.65V를 중심으로 1.65Vp의 정현파가 출력 되어야 한다. 다음 그림을 잘 보자. 좌측이 LM2902 출력이고, 우측이 TLC2274의 출력이다.

그림 3-4. LM2902와 TLC2274의 출력 비교

먼저, 그림 3-4의 좌측 파형은 LM2902에서 채취한 것인데, 최대 및 최소치가 각각2.31V와 0.07V 이다. 중심이 1.65V이다보니, 상향으로는1V를 상승하지 못하는 부실한 출력을 보여주지만, 하향으로는 0.07V까지 내려올 수 있기에 좋은 결과를 보여준다. 하반구 신호만 사용해도 충분한 시스템이라면 LM2902가 상당히 좋은 성능을 유도할 수 있겠다. 그림 3-4의 우측은 TLC2274의 출력으로, 비록 아래위가 좀 뭉그러졌지만, 1.65V 기준으로 아래위 대칭적으로 잘 진동하는 것을 볼 수 있으며, 좌측과 확연히 비교가 된다. 최대 및 최소치는 각각 3.13V와 0.17V다. 1.65V를 중심으로 거의 +/-1.5V를 진동할 수 있기에, 3.3V 단일 전원 시스템에서는 거의 최고 수준의 진동폭을 보여준다고 할 수 있겠다. LM2902의 진동폭은 2.24V(=2.31-0.07)이고, TLC2274의 진동폭은 2.96V이다. 만약, 0~3.3V의 입력범위를 가지는 16비트 ADC를 LM2902로 구동한다면, 입력 범위의 67.9%밖에 사용하질 못한다. 비싼 돈 주고 산 ADC가 제 역할을 하지 못하는 경우다. TLC2274의 경우는 약 89.7%를 사용한다. 그나마 값도 좀 저렴하고 해서 3.3V 저전압 단일 전원용으로 TLC2274가 많이 쓰이고 있는 것이다. 그림 3-4는 RRIO 방식과 비 RRIO 방식을 비교해주는 적절한 사례라고 하겠다.

4. CMRR과 PSRR

먼저 CMRR부터 얘기해보자. CMRR은 Common Mode Rejection Ratio의 앞머리글자다. 한문으로 옮기자면 동상신호제거비율 정도라고 할 수 있겠다. Op Amp.는 기본적으로 차동 증폭기이다. 차동이라함은 Op Amp.의 두 입력단에 인가되는 신호의 차이를 말한다. 이 차이를 증폭함과 동시에 그 차이가 없는 동상 신호, 즉, 두 입력단에 공통된-Common Mode- 신호는 감쇠시킨다. 그 감쇠비율이 CMRR이다. CMRR이 높을수록 좋은 차동증폭기가 된다. 예를 들어, CMRR이 매우 높다면, 두 입력단에 동일하게 유입되는 외부 노이즈는 별도의 필터없이 높은 비율로 걸러 내어진다. 멋지지 아니한가? 혹은 두 입력단에 동일하게 유입된 DC 전압 이라던지, 혹은 60Hz 전원에 의해 발생한 노이즈 등은 별도의 필터링 과정없이 Op Amp. 특유의 성질인 CMR(Common Mode Rejection) 기능에 의해 제거 된다는 것인데 대단하지 아니한가? 그림 4-1은 TLC2274제품 설명서에서 CMRR그래프를 옮긴 것이다.

그림 4-1. TLC2274의 CMRR 그래프

제품 설명서에서는 CMRR이 통상 75dB라고 밝히고 있다. 그래프를 보면, +/-5V, 즉, 양전원을 이용했을 때의 CMRR그래프가, +5V 단일전원을 사용했을 경우보다 약 5dB 가량 높다는 것을 확인할 수 있다. LM2902의 CMRR은 80dB로 나와있다. LM2902가 5dB 가량 우수하다고 할 수 있을텐데, 과연 그럴까? 5dB라 함은 LM2902가 동상 신호를 TLC2274에 비해서 약 1.78배 더 억제 시킨다 라는 것이기에 이는 상당한 수치다. 하지만, 여기에 혹하면 안된다. 그래서 이 책과, 이 절이 준비된 것이다. CMRR은 주파수에 대한 함수로 나타난다는 점을 명심해야 한다. 그림 4-1을 보라. CMRR의 코너 주파수는 대략 10KHz로 보이고, 감쇠비율은 대략 -20dB/decade 로 보이는데 실제로 그러하다. LM2902의 CMRR 그래프는 제품 설명서에 없어서 못 옮겼는데, 대개 비슷한 패턴을 보인다. 다만, 코너 주파수가 다르기에 코너 주파수가 높을수록 좋은 CMRR 특성을 보이는구나 라고 판단 해야 한다.

CMR 기능을 정확하고 손쉽게 이해하기 위해서는 트랜지스터 레벨에서 차동 증폭기를 살펴봐야 하는데, 트랜지스터에 대한 기초적인 부분까지 설명하려니 양이 너무 많아지는 것 같고, 책 주제를 벗어나는 것도 같아 갈등을 많이 했다. 그렇다고, 트랜지스터의 도움없이 설명을 하자니 능력이 모자라서 진도가 나가지 않기에 부득이 트랜지스터의 힘을 조금 빌렸다. 이 점 깊은 양해를 구한다. 트랜지스터에 대해서는 최대한 간단하고 단순하게 다루고, CMR에 초점을 맞추어서 설명하고자 하니 페이지 넘기지 마시고 계속해서 읽어 나가봐 주시길 바란다. 동상 신호가 제거되는 원리만 살펴 본 후, 다시 Op Amp.로 즉시 넘어오니 채널고정이 아닌 책 고정 해주시면 감사하겠다.

Op Amp. 는 대게 30 ~ 40개의 트랜지스터로 구현된다. Op Amp의 첫번째단은 입력단으로 차동 증폭기(Differential Amplifier)로 구현되어 있다. 그러기에 입력 핀이 +/- 2개이다. 그 다음 증폭단도 차동 증폭기로 구현되어 있는 것이 대부분이며, 마지막 단은 단동(Single Ended) 증폭기로 구성되는 것이 일반적이다. 마지막 출력단까지 차동 증폭기로 이뤄져 있으면서 차동으로 출력되는 증폭기를 Fully Differential Amplifier라고 하는데, 이는 9절에서 자세히 다룬다. 각 단에 설계된 차동 증폭기가 CMR 기능을 제공하고 있는데, 트랜지스터로 구성된 차동 증폭기를 그림 4-2에서 보도록 하자.

그림4-2. FET로 구현된 차동 증폭기

그림4-2의 회로는 현재 동작이 잘 된다라고 가정을 하자. 이를 Bias가 제대로 잡혔다 라고 말한다. Q1과 Q2는 Field Effect Transistor, 줄여서 FET라고 한다. Q1과 Q2 의 심볼을 보면 화살표가 점선을 가르키고 있는 것을 볼 수 있다. 점선은 몸통을 표시하는데, 이게 점선인 이유는 특정 조건이 되면 이 점선이 이어져서 전류가 흐르는 채널이 형성되기에 그렇다. 화살표는 반도체 극성을 말한다. 정식으로 쓰자면, Enhanced Metal Oxide P-type Semiconductor Field Effect Transistor 인데, 이 정도까지 알고 계신다면 이미 훌륭한 상태이신 것이고 모른신다고 한들 전혀 상관없다. Vo1과 Vo2가 인출된 트랜지스터의 다리를 드레인(Drain)이라고 하는데 이것도 몰라도 된다. VG1과 VG2가 인가된 핀을 게이트(Gate)라고 하고, I 라는 전류원이 연결된 핀을 소스(Source)라고 하는데 전혀 몰라도 된다. 그저, FET라는 트랜지스터는 Gate 에 인가되는 전압에 의해서 드레인-소스간에 흐르는 전류량이 제어되는 구나 라고만 알아두면 더 이상도 필요없을 만큼 적당한 수준이지만, 이것마저도 몰라도 된다. 머리속에서 회로를 한번 구동 시켜보자. VG1이 변하면, Q1의 드레인-소스간 전류가 변한다. 즉, R1에 흐르는 전류가 변한다. R1을 통해서 Id1 이라는 전류가 흐른다고 하자. 그렇다면 Vo1 전압은 다음과 같다.

수식에서 보듯이, Q1이 어떻고 드레인이 어떻고, 게이트가 어떻다는 말이 전혀없다. 참고로, MOSFET에서 Id1은 VG1과 2차 함수 관계가 있고, 기하학적 구조, 즉, 트랜지스터 면적에 비례하고 채널 길이에 반비례 관계가 있다. 이것까지 알면, FET 가 순한 양으로 바뀔 것인데, 우리는 Op Amp를 사용하기에 이런 내용이 전혀 필요 없다. 동일한 방식으로 Vo2를 구하면,

이다. 일단, VDD를 공통으로 사용하고 있는데, 반도체 정밀 공정 덕에 Q1과 Q2의 면적 등이 모두 동일하고, 도핑 농도까지 모두 동일하며, R1과 R2가 동일하다면 (실제 CMOS 공정에서는 R1, R2대신에 트랜지스터로 부하를 만들어서 더 높은 이득을 얻고 있다.), 정확히 V01==V02이다. 의심의 여지는 전혀 없다. 그렇다면, V02-V01는 얼마인가? Q1과 Q2의 양단에서 출력의 차이를 취하다 보니, Id1==Id2라면, 즉, 트랜지스터의 동일한 입력 신호는 상쇄되어버리는 결과를 얻게 된다. 즉, 동상 제거 능력이 생기는 것이다. 그런데, 어떻게 Q1과 Q2가 똑같겠는가? 뭐가 달라도 조금씩 다르지 않겠는가? 게다가 반도체 속성상 어쩔 수 없이 발생하는 기생 커패시턴스 성분과 증폭기의 주파수 보상 문제 때문에 어쩔 수 없이 장착해야 하는 커패시터 때문에 CMRR이 주파수 함수로 나타난다. 어쨌든, 차동 증폭기를 입력단으로 사용하는 모든 Op Amp.는 동상신호제거능력을 가지고 있다. 이제 Op Amp.로 넘어와서 동상신호 제거능력을 관찰해보도록 하자.

그림 4-3의 Op Amp. 회로를 보도록 하자. Op Amp.로 구현한 Difference Amplifier 회로이다. 번역하자면 차분증폭기다. 차동 증폭기가 아니라, 차분 증폭기. 말장난같지만, 둘은 엄연히 다르다라고 주장하시는 분들이 많지만, 그다지… 입출력관계를 구해보면 두 입력단의 차가 증폭되기에 Difference라는 말이 붙었는데, 차동 증폭기와 동작원리는 동일하니 이름에 현혹되지 마시길 바란다. 굳이 이름을 달리한 기준을 말하자면, 입력 값이 중앙값을 기준으로 동일한 수준의 차이를 보이는 경우를 차동 증폭기라고 한다. 단순히, 그냥 차이를 증폭하면 차분증폭기라고 하는데, 뭐 어떠랴 같다고 보자. 회로도 사실상 같다.

그림 4-3. 차분 증폭기

Vo를 구해보실 수 있겠는가? Op Amp. 회로에서 입력신호원이 2개 이상일 때에는 중첩의 원리를 적용하면 정말로 쉽게 풀린다라는 점 떠올리셨는가? 한번 풀어보자. V1에 의한 출력을 구하려고 한다면, V2의 영향을 없애야 한다. 전압원이니 단락(Short)시키면 된다. 따라서, 다음의 회로로 바뀐다.

그림 4-4. V2 영향을 배제한 회로

그렇다면, Vo는? 쉽게 구할 수 있다. 왜냐면, Op Amp.의 입력 전류는 0 이기에 R3와 R4의 영향은 없다. 그냥 접지와 바로 연결된 것과 같다. 흔히 보는 반전 증폭기 회로가 된다. 따라서, Vo는,

이다. 이제 V2에 대한 Vo를 구해보자. 회로는 다음과 같이 변한다.

그림 4-5. V1 영향을 배제한 회로

흔히 보는 비반전 증폭기다. 사실 비반전 증폭기라는 말도 웃긴다. 그냥 증폭기라고 하면 될 것을 말이다. 비반전 증폭기라는 말을 쓰면, 그냥 ‘증폭기’는 뭔가? 그냥 증폭기와는 다른 증폭기인가? 하고 오해를 부를 수 있기 때문이다. 혹시나 헷갈릴까봐 이런 용어를 쓰신 것 같다. 증폭기는 반전 증폭기와 비반전 증폭기로 이뤄져 있다고. 이제부터 그냥 증폭기라고 하면 입력과 출력이 동위상인 일반적인 증폭기, 즉, 비반전증폭기를 의미하는 것으로 이 책에서는 규정하겠다. 전달함수를 구해보자. 3장에서 열심히 구했었는데, 기억이 나실런지 모르겠다. 이러한 형태의 증폭기 전달함수를 구하는 쉬운 방법은 Op Amp.의 또 다른 중요한 성질 중에 하나인 두 입력단의 전압은 같다 라는 성질을 떠올리시면 좋겠다. 즉, 두 입력단의 전위차는 늘 0 이다 라는 점을 이용하는 것이다. 즉, 그림에서 Vn 과 Vp 는 같다라고 관계를 설정하고 풀면 된다.

중첩의 원리를 이용해서 수식 (4-1)과 합치면,

이 된다. 이 수식이 V0=A(V2-V1)형태의 차분(혹은, 차동) 증폭기가 될려면, R4=R2, R3=R1로 설정하면 된다. 이렇게 설정하면, 수식 4-1은 다음과 같이 이쁘게 변신한다.

즉, V2와 V1의 차이를 증폭하는 회로가 되는 것이다. 그런데, V2와 V1는 다음과 같이 동상전압과 이상전압의 합성된 형태로 표현할 수 있다.

위 수식에서 VCM은 공통 성분, VDM은 서로 다른 성분을 말한다. 이 수식을 토대로 그림 4-3 회로를 그림 4-6처럼 바꿔 볼 수 있겠는가?

그림 4-6. 입력을 동상 신호와 이상 신호로 구분한 회로

V1에 쪽에 달린 신호원에 음의 기호를 할당한 것은, V1 과 VDM/2의 관계가 반전이기 때문에 그런 것이다. 그림 4-6에서 Vx와 Vy의 전압이 VCM만큼은 서로 동일하기에 한데 묶을 수가 있다. 그렇다면, 그림 4-7과 같이 된다. 등가 회로의 원리를 잘 떠올리시면 된다.

그림 4-7. 그림 4-6 등가 회로 : VCM을 공통으로 처리

그림 4-7처럼 신호원을 쪼개서 그린 이유는, 동상 신호와 이상 신호의 관계를 쉽게 파악할 수 있기 때문이다. 먼저, ±VDM/2=0이라고 해보자. VCM이 바뀐들 VO에 무슨 영향이 있을까? 즉, 동상 신호는 Op Amp.의 기본 속성에 의해서 아주 손쉽게 걸러 내어진다. 이것이 CMR(Common Mode Rejection)이다. CMR 기능이 이해되시는가? 그런데 주의할 점이 하나 있다. 실전에서는, Op Amp. 뿐만이 아니라 저항에도 오차가 존재한다는 점이다. Op Amp.도 이상적이지 못해서 속상한데 저항까지 말썽이다. 사실은 저항이 더 큰 영향을 미치기에 다음 내용이 준비된 것이니 계속 읽어나가 주시길 바란다. 실제로는, Op Amp. 자체의 CMRR과 외부 결선까지 포함한 CMRR 중에 낮은 CMRR이 전체 CMRR을 결정한다. 따라서, 이미 Op Amp.를 선정했다면, 외부 결선으로 인한, 즉, 저항 등의 오차로 인한 CMRR 저하는 결단코 피해야 한다. 그림 4-8 회로는 저항 오차를 감안하여 꾸민 회로이다. 오차가 존재하는 저항으로 차분 증폭기를 구현했을 경우인데, 계산 편의상 오차가 한 저항에서만 발생했다고 가정하자. 그 영향을 이해한 후에 모든 저항에 오차가 발생하면 어떻게 될까 하는 것을 고찰하는 것으로 충분하다.

그림 4-8. 저항 오차로 인한 CMR 영향

그림 4-8은 Op Amp.의 궤환(Feedback) 경로에 위치한 R2 저항에 오차가 -εR2만큼 발생했다고 가정한 것이다. (TINA에서는 ε가 표시가 안되어서 e로 표시했음을 양해바란다.) 입출력 관계식을 구해보자. 수식 4-2를 이용하면 편리하겠다. 수식 4-2는 다음과 같다.

이 수식에서, R4=R2, R3=R1이고, R2가 R2(1-ε)임을 주의하시기 바란다. 그리고, V1=VCM-VDM/2이고 V2=VCM+VDM/2이다. 위 수식에 각각 대입하면,

가 된다. CMRR(Common Mode Rejection Ratio)를 구하기 위해서, 그림 4-8의 전달함수를 다음과 같은 식으로도 구해보자.

중첩의 원리를 약간 다르게 적용한 수식이다. 즉, 입력 신호중에 동상신호는 동상신호 증폭비율만큼 증폭되고, 이상신호는 이상신호 증폭비율만큼 증폭될 것이니, 각각을 구하여 중첩하면 원하는 결과가 나온다 라는 것을 반영한 수식이다. 수식 4-3을 수식 4-4처럼 재구성해보자. 이렇게 하면, CMRR 구하기가 쉽다. 왜냐면, CMRR의 정의가 다음과 같기 때문이다.

(4-4-2) 수식을 정리하여, ACM과 ADM을 구하면,

이다. 전혀 어렵지 않게 유도할 수 있다. 수식이 너저분하다고, 전개과정마저 너저분하겠지 하는 것은 오판이다. 매우 깔끔한 편이니 꼭 해보시길 바란다. 수식에 대한 트라우마로 인하여 책을 덮어버리는 불상사는 없기 바란다. 전개과정이 무척 쉽다. 위 수식에서 ACM과 ADM은 각각 다음과 같다.

CMRR의 정의에 대입하여 CMRR을 구해보면,

이다. 이 수식은 그다지 아름다워 보이지 않는다. 죄송하다. 수식도 복잡하고 마음도 복잡하다. 계산기에 입력해두고 사용하면 된다고 할지라도, 입력하는데 상당한 시간이 걸리고, 오입력의 경우도 즐비하겠다. 그래서 위 수식을 아름답게 만들어 보자. 적당한 오차를 허용하여 간략화시키는 것이다. 엔지니어링은 이런 것이 맛이 아닌가? 먼저 ADM을 살펴보자.

ε가 1% 이하 수준이라면 이라고 할 수 있다. 아름답다. 오일러 할아버지가 아름답다고 한 숫자 중에 으뜸이 1이다. 이걸 적용하여 다시 CMRR을 구해보자.

어떻게 좀 간략해졌는가? 이 수식이 의미 하는 바는 무엇인가? 저항간의 오차가 작을수록 CMRR은 커진다. 저항의 오차가 없으면 CMRR은 무한대인가? Op Amp. 자체의 CMRR보다는 커질 수 없음을 잘 아셔야 한다. 또한, 차분 증폭기의 증폭 비율이 커지면 커질수록 CMRR은 커진다. 지당한 얘기이겠다. 예를 들자면, 오디오의 볼륨을 높일수록 동상 노이즈 제거는 더 잘된다는 의미이다. 하지만, 1/f 노이즈라든지 다른 노이즈가 커진다는 점은 함정이니, 귀로 잘 듣고 이퀄라이져도 동원하여 본인 자신이 듣기 좋은 상태로 조정하셔야 한다.

내용이 많이 길어졌지만, CMRR에 대해서는 아무리 강조해도 지나치질 않는다. 그래서, 좀 더 CMRR에 대해서 공부할 필요가 있다. CMRR은 Op Amp.가 제공해주는 축복이다. 이걸 잘 이해하고 있으면 노이즈 억제 회로 설계에 큰 도움을 얻을 수 있다. 간단한 실험 두 가지를 해 보자. 첫번째 실험은 CMRR을 구하는 실험이다. 이상적인 Op Amp.에 이상적인 저항을 연결하여 그림 4-9와 같은 차분증폭기를 꾸미고, 입력 양단에 동일전압 DC 1V를 인가한 후 출력을 확인하여 CMRR을 구하는 것이다.

그림 4-9. CMRR 테스트 회로

그림 4-9처럼 이상적인 Op Amp.로 회로를 꾸민 후 TINA에서 제공하는 멀티미터 기능으로 출력단 전압을 측정해보자. -1.11E-16V가 측정 된다. 작아도 엄청 작다. 의심하시는 분이 계실까봐, 멀티미터 측정 화면을 그림 4-10에 옮겼다.

그림 4-10. 그림 4-9회로에서 DC1V 동상 입력시 출력 전압

따라서, ACM=-1.11E-16V이다. 이제 V1에 DC1V 그리고 V2에 DC2V를 인가해서 ADM을 구해보자. 출력이 정확히 2V 나온다. 따라서 ADM=2이다. 정의에 따라, CMRR을 구해보자. *주의. 오차나 증폭비를 대입할 때에는 절대값을 넣어야 한다.

와우! 굉장하다. 구할 때 사실 이미 답이 나왔다. 동상 DC1V 를 인가하니, 출력이 0.111 fV (Femto V) 이다. 펨토(Femto)는 10의 -15승이다. 시뮬레이션이니까 측정가능한 수치이므로, 사실상 0다.

이상적인 Op Amp. 말고 TLC2274와 LM2902를 사용하면 어떨까? CMRR을 동일한 방식으로 각각 구해보자. TLC2274에서는 63.6dB가 나오고 LM2902는 50.0dB가 나온다. 앞서 언급한 제품 설명서의 내용과 많이 다르다. 그 이유는 이 실험이 Op Amp. 자체가 아닌, Op Amp.를 이용한 차분 증폭기를 꾸몄기 때문이다. 하지만, 의외의 결과가 나왔다. 제품 설명서상의 CMRR은 분명 LM2902가 더 컸는데도 불구하고, 차분 증폭기의 CMRR은 TLC2274가 무려 4배이상 (13.6dB) 이상 좋게 나왔다. 왜 이럴까? TINA 오류건 제품 설명서의 오류건 둘 중 하나일텐데, 우리는 Spice 엔진을 사용하는 TINA 결과를 믿고, 즐거운 엔지니어 생활을 영위하도록 하자.

이제 두번째 실험이다. 그림 4-9에서 R2 저항이 1% 오차를 보일 때와 5% 오차를 보일 때, CMRR이 각각 어떻게 변하는지 관찰해보자. TLC2274 선수가 이번 실험에도 수고를 해줬다. 입력 조건은 이전 실험과 동일하다. 1% 오차 실험을 위해R2를 19.8K옴으로 설정했다. 측정결과, CMRR은 51.4dB이다. 많이 떨어졌다. 수식 4-4로 구한 CMRR은 49.5dB이다. 잘 맞아 떨어진다. 이제는 저항 오차를 5%로 설정하고 구해보자. R2를 19K옴으로 정했다. CMRR이 35.8dB 수준으로 훅 떨어졌다. 수식4-4로 구한 값은 35.6dB다. 역시 잘 맞아 떨어진다. 비싼 Op Amp. 사다 놓고, 1원 안되는 돈 아낄려고 오차가 큰 저항을 사용했다가는 Op Amp.의 복음이 널리 전파되는 놀라운 경험을 놓치게 된다. 저항에 돈 좀 쓰자. 그러나 저러나, 심각한 문제가 하나 생겼다. 부품 중에서 가장 단순한 저항을 고르는 작업이 이제는 더 이상 단순한 작업이 아니다. 큰 일이 될 수도 있는 심각한 순간을 여러분은 맞이하고 있는 것이다. 심각하다. 저항을 아무렇게나 가져다가 쓸 일이 전혀 아니다. 어쩌나? 이럴 때, 우리 선배님들께서, 동료 분들께서, 혹은 후배님들께서 나서서 잘 풀어주셨다. 돈만 조금 더 쓰시면 된다. 간혹 R4 위치에 가변저항 (Potentionmeter) 을 달아서 문제를 해결하려 드는 경우도 있는데 필자는 극구 반대한다. 가변저항도 돈이다. 정밀 가변 저항은 더 돈이다. 게다가, 대량 생산하는 품목이라면 어떻게 일일이 조정할 것인가? 게다가 시간에 따라서 그 값도 변하고, 진동 등에 의해서도 값이 바뀌는데 그때마다 조정할 것인가? 정밀 가변 저항 살 돈으로 조금 다른 Op Amp.를 사용해보자. 대부분의 아날로그 반도체 회사들은 이런 문제에 대해 적극적으로 대응하고 있다. Texas Instrumentd 사의 홈페이지인 ti.com에 가보면 ‘Amplifier and Linear’ 라는 제품 카테고리를 발견할 수 있다. 하위 카테고리를 보면, 그림 4-11처럼 ‘Difference Amplifier’항을 발견할 수 있을 것이다.


그림 4-11. ti.com에서 찾은 Difference Amplifier 메뉴	그림 4-12. INA2132의 내부 구조

글 쓰는 현재, 총 25종이 Difference Amplifier 범주에 포함되어 있다. 저렴한 제품으로 INA2132가 검색된다. TINA에는 INA2132E라는 라이브러리가 마침 있다. 실험이 가능하니 이 제품을 좀 더 자세히 보도록 해보자. 제품 설명서를 보면, 그림 4-12같은 구조도를 처음 페이지에서 확인할 수 있다.
그림 4-12를 보자니, Op Amp. 2개가 보이고, 40K옴 저항이 내장되어 있음을 확인할 수 있다. 그렇다. 정밀/정확 저항을 정밀/정확 반도체 제조 공정에서 구현한 것이다. 이 부분이 다른 Op Amp.와 다른 부분이다. 그림 4-12에서 Sense 핀을 Out 핀에 물리고, Ref 핀을 접지로 만들면 이득이 1배인 차분 증폭기가 만들어 진다. (이 핀들을 왜 만들었는지는 잠시 후 살펴 보기로 하고 지금은 CMRR에 초점을 맞춰서 보자.) 따라서, Sense핀을 출력핀에 연결하고 Ref 핀을 접지에 연결한다고만 우선 받아들이자. 제품 설명서에는 CMRR이 90dB로 나온다. 이 말만 믿으면 안된다. CMRR은 주파수 함수이기에 평탄 대역이 어느 정도되는지 그래프로 살펴봐야 한다. 제품 설명서에서 CMRR 그래프를 발췌했다.

그림 4-13. INA2132의 CMRR 그래프

안타깝게도 10KHz 부근에서는 70dB이하로 나온다. TINA로 앞서 행한 첫번째 실험과 동일한 실험을 해보았다. 동상 DC1V를 인가하니 출력이 27.85uV로 측정된다. CMRR은 91.1dB로 측정된다. 이득이 1배에 불과하지만, CMRR이 무려 91.1dB이다. 대략 낮은 수백 Hz까지의 신호에 대해서는 이런 성능이 유지된다. 대역폭이 아쉽다. 하지만, 이 정도의 CMRR 대역폭은 우수한 편에 속한다.

비싼 제품을 한번 골라보자. INA330이 US$2.6 으로 꽤나 비싸다. 그것도 Op Amp.가 하나 들어 있는데 말이다. 그런데 TINA용 라이브러리가 없다. TINA용 라이브러리가 있으면서 가장 비싼 제품으로는 INA157이라는 제품이 검색된다. 살펴보자. CMRR이 86dB에 그친다. 그런데 왜 비싼걸까? 속도가 매우 빠르고, 기타 다른 지표들이 좀 더 우수한 듯하고, 나온지가 제법 되어서 비싼 듯도 하다. 다음은 내부 구조도다.

그림 4-14. INA157 내부구조

이득을 결정하는 저항이 12K와 6K이다. Sense 핀에다가 V1을 입력하고, -In을 Output에 연결하고, +In 핀을 접지에 연결한 후, Ref에다가 V2를 입력하면 이득 2배짜리가 된다. 반대로 하면 1/2배가 된다. 재미지구나. 이득을 2배로 설정하고 TINA를 이용해 CMRR을 구해보면 91.2dB를 얻을 수 있다. 비록 제품 설명서 상으로는 INA2132가 우세했지만 실제 실험에서는 INA157이 이득을 2배로 설정할 수 있기에, 좋은 결과가 나온 것도 같다. 참고로 TINA에서 Difference Amplifier 모델을 추가하려면 다음의 아이콘을 눌러야 한다.

그림 4-15. TINA에서 차분증폭기 모델 추가하기

그런데, INA157이 왜 비쌀까? 비싸면, CMRR도 좋아야 할 것 아닌가? 그렇다. CMRR 그래프를 보도록 하자. 주파수에 신경을 바짝 세워서 그래프를 주시해주시기 바란다.

그림 4-16. INA157의 CMRR 그래프

거의 70 KHz까지 CMRR이 유지된다. 이런 Op Amp. 잘 없다. 따라서, 값싼 INA2132를 사용할 것인가, 비싼 INA157을 사용할 것인가 하는 문제는 다루는 신호의 대역폭에 따라 결정되는 것이다. 만약 HiFi 오디오를 설계한다면, 당연 INA157이다. 회로에 외부에서 유입되는 노이즈가 많다면 당연히 INA157이다. 그런데, 상대적으로 너무 비싸다. 형편에 맞게 잘 선정하시길 바란다.

실제 부품을 예로 들어가면서까지 CMR 기능에 대해서 살펴보았다. 무엇보다도, Common Mode Rejection 기능을 잘 사용하는 것이 Op Amp.를 제대로 사용하는 것이라고 말할 수 있다. 그래서 이 절이 이토록 긴 것이다. CMR 기능을 잘 사용하려면, 입력을 차동으로 받아들여야 한다. 입력이 단동(Single Ended) 일 경우에는 CMR 기능을 활용하기가 어렵다. 차동이 아니면 차분이라도 하는 것이 좋다. 그래서, Op Amp.의 두 입력단으로 연결되는 각각의 선을 최대한 가까이 붙이고 동일한 길이와 동일한 임피던스 성분으로 구성한다면 신호 전송선에 유입되는 외부 노이즈는 동상일 가능성이 높기에 걸러낼 수 있다. 단순히 동일한 두 신호선만으로 동상 성격의 노이즈를 걸러 내는 행위는 고성능 아날로그 회로를 설계하는데 있어서 기본 중의 기본이다. 그림 4-16을 다시보자. 200KHz에서 CMRR이 약 80dB이다. 별 다른 필터를 사용하지 않아도, 입력 양단에 유입되는1V 크기의 노이즈는 0.1mV로 쪼그라들어 버린다. 오로지 Op Amp.를 제대로만 사용했다면 기대할 수 있는 대단한 노이즈 억제 능력인 것이다. 좋지 아니한가? 비싼 돈 주고 산 Op Amp.를 놀릴 것인가? 어렵게 생각할 필요없다. 좋은 저항으로 대칭을 잘 이뤄서 증폭기를 설계하면 높은 CMRR을 기대할 수 있다. 그래서, Op Amp.가 더더욱 좋은 것이고, 디지털 회로 세상에서도 Op Amp.의 위상은 더욱 더 공고해지고 있는 것이다.

이 정도로 해서 CMRR을 마무리 짓고, 다음 주제인 PSRR로 넘어가자. 끝 글자들이 RR로 끝나기에 라임이 잘 맞아 떨어져서 힙합가사라도 쓰나 하시겠지만, 같다고도 볼 수 있고 다르다라고도 볼 수 있는 RR이다. PSRR는 Power Supply Ripple Rejection Ratio 이다. 이렇게도 쓴다. Power Supply Rejection Ratio. 전자가 더 명확하고, 따라서, PSRRR이 맞지만 CMRR과 운율이 안 맞기에 탈락시킨듯 하다. 운율맞게 우리도PSRR 이라고 하자.

PSRR을 측정하기 위해서, Op Amp. 전원핀에 60Hz, 혹은 120Hz 정현파를 공급 전압에 섞어서 공급한다. 출력단에서 60Hz 혹은 120Hz 정현파 성분을 측정한 후 dB로 표현한 것이 PSRR이다. 60Hz나 120Hz는 교류 전원을 의미한다. 간단한 실험을 한번 해보자. TLC2274로 2배짜리 차분 증폭기를 그림 4-9처럼 꾸민 후, V+ 단자에 5V를 공급한다. Ripple을 구현하기 위해서, 5V DC 전원에 + 1Vpp, 60Hz 정현파를 더해서 공급한다. 양 입력단에는 DC1V를 인가한다. 그리고 오실로스코프로 출력을 관찰한다. 출력 파형에서 관찰되는 리플의 Vpp를 구하여 60Hz, 1Vpp 정현파와 비를 구한 후, 20log를 취하면 PSRR 이 얻어진다. TINA로 시뮬레이션을 해보니, 출력으로 약 140uVpp, 60Hz 정현파가 관찰된다. 따라서, PSRR은 77.1dB 이다. 상당히 우수하다. 따라서, Op Amp.를 사용하신다면, 60Hz 전원 노이즈로 인한 걱정은 접어두셔도 되겠다. 하지만, Op Amp. 앞 단에 저항이나 커패시터가 접지나 전원단에 직접 연결된 회로가 존재한다면 이것은 또 다른 문제다. Op Amp.의 입력 신호에 전원 노이즈가 섞여서 들어온다면, 5장에서 배울 Notch 필터로 제거해야 한다. TLC2274의 제품 설명서에 명시된 PSRR은 통상 95dB 수준이고 최저 80dB 수준이다. 제품 설명서에는 측정 환경에 대한 언급은 없다. TINA 실험은 일반적인 사용 예를 가지고 행한 것이기에 실질적으로는 TINA로 행한 실험이 적용될 것이다. 제품 설명서에서 명시한 수치에 비해 모자라지만, 77dB라는 수치는 결코 나쁜 수치가 아니다. 참고로, 이득이 높아지면, 출력에 나오는 전원 노이즈 성분도 커지기에 PSRR 수치는 낮아진다는 점을 유의해야 한다. 그렇다면, 전원단에 광대역 노이즈가 유입되고 있다면 어떨까? PSRR에 관한 그래프도 제품 설명서에 나와있으니 유심히 보시기 바란다. 역시 주파수에 대한 함수이다. 다음은 TLC2274의 PSRR 그래프이다.

그림 4-17. TLC2274의 PSRR

안타깝게도, 전원노이즈 제거 대역폭이 그다지 넓지 않다. 특히, 음의 전원 쪽 PSRR의 대역폭이 많이 좁다. 이를 극복하는 별다른 방법은 없다. 구현하고자 하는 시스템의 전원단을 잘 설계해야 할 것이며, Op Amp. 전원 핀에 바이패쓰(Bypass) 커패시터를 잘 달아주는 것이 거의 최선의 방법이라 하겠다.

다음 시간에는 5. Loading Effect (부하의 영향)
6. Instrumentation Amplifier (정밀 기기용, 계측용 증폭기)
7. Op Amp.의 Sense 핀과 Ref. 핀의 사용법에 대하여 살펴보도록 하겠습니다.